3. Описание построения основных узлов и блоков

Разрабатываемое устройство состоит из следующих функциональных блоков:

· Блока ПЗУ на двух микросхемах M27W201

· Шинного формирователя на двух микросхемах К1533АП14

· Блока управления на микросхемах 2И-НЕ К155ЛА18, 5ИЛИ-НЕ КР531ЛЕ7, 4И-НЕ КР531ЛА16, а также четыре перекидных ключа.

Блок дешифрации адресного пространства собран на логическом вентиле 2И-НЕ (микросхема К155ЛА18), логическом вентиле 5ИЛИ-НЕ (микросхема КР531ЛЕ7) ,логическом вентиле 4И-НЕ (микросхема КР531ЛА16). Он принимает сигналы микропроцессора и вырабатывает сигналы CS для управления микросхемами модуля ПЗУ.

На логическом вентиле 2И-НЕ, логическом вентиле 5ИЛИ-НЕ, логическом вентиле 4-НЕ, собрана схема выбора кристалла памяти (общий объем памяти - 256К*16, объем одной микросхемы памяти - 256Кб*8). На входы вентилей 2И-НЕ поданы адресные разряды А20 - А23; сигналы с этих микросхем, а также разряды адреса A18, A19 поступают на микросхемы 5ИЛИ-НЕ. Эти сигналы имеют значение только, когда на блок управления поступают управляющие сигналы от процессора и установлены определенные значения перекидных ключей. До этого момента обе микросхемы находятся в режиме хранения. Блок управления собран на логическом вентиле 5ИЛИ-НЕ (микросхема КР531ЛЕ7) и 4И-НЕ(микросхема КР531ЛА16). Логический вентиль 5ИЛИ-НЕ принимает сигналы микропроцессора MEMR, SBHE и вырабатывает сигнал СS,который посылается на микросхемы M27W201 и КР1533АП14. Сигнал CS возвращается на шину в виде сигнала MEMCS16. К выводам CS микросхем M27W201 и выводам OE2 микросхем КР1533АП14. Выводы OE микросхем M27W201 и выводы OE1 микросхем КР1533АП14 подключены к выводу GND (земля).