3.1 Разработка ОА для отдельных операций АЛУ
3.1.1 Разработка ОА для операции сложения ADD
По заданию к КП операция ADD выполняется с регистром и памятью (8 бит). Поэтому n=8.
На рисунке 3.1 изображена структурная схема операции сложения ADD.
Рисунок 3.1 - Структурная схема операции сложения
Состав ОА:
1) НСМ - накапливающий сумматор (первый операнд);
2) Р1 - регистр (второй операнд);
3) ТП - триггер переполнения.
НСМ[1, п] - знак первого операнда
Р1[1] - знак второго операнда
Список микроопераций:
1) Y1: НСМ := НСМ + Р1;
2) Y2: НСМ := НСМ + Р1[1]Р1[1]. Р1[2:n];
3) Y3: НСМ := НСМ[1] НСМ[п]. НСМ[2:n];
4) Y4: ТП :=1;
5) Y5: CF :=1;
6) Y6: CF :=0;
7) Y7: 0F :=1;
8) Y8: 0F :=0.
Осведомительные сигналы:
1) X1: Р1[1];
2) X2: НСМ[1];
3) X3: НСМ[п].
3.1.2 Разработка ОА для операции умножения по алгоритму с младших разрядов множителя со сдвигом частичных сумм вправо MUL(A)
Для выполнения операции умножения MUL АЛУ содержит следующие элементы:
- регистр множимого (РМн);
- сумматор (СМ);
- регистр множителя (РМт);
- счетчик тактов (СТ).
По заданию к КП операция MUL выполняется с регистром и непосредственным операндом (8 бит). Поэтому n=8, а накапливающий сумматор 16-разрядный. Структурная схема АЛУ представлена на рисунке 3.2.
Рисунок 3.2 - Структурная схема операции умножения
Состав ОА:
1) НСМ - накапливающий сумматор (первый операнд);
2) РМт - регистр множителя;
3) РМн - регистр множимого;
4) СТ - счетчик тактов.
Список микроопераций:
1) Y1: НСМ:=0;
2) Y2: НСМ:=0.R1(НСМ);
3) Y3: НСМ:=НСМ+РМн;
4) Y4: РМт:=НСМ[n].R1(РМт);
5) Y5: СТ:=n;
6) Y6: СТ:=СТ-1;
7) Y7: 0F :=1;
8) Y8: 0F :=0.
Осведомительные сигналы:
1) X1: РМт[n];
2) X2: СТ=0;
3) X3: НСМ=0.
3.1.3 Разработка ОА для операции декремента DEC
Структурная схема операции DEC приведена на рисунке 3.3.
Рисунок 3.3 Структурная схема операции декремента
Список микроопераций:
1) Y1: Р1:=Р1 - 1.
- 1. АНАЛИЗ СТРУКТУРЫ МИКРОПРОЦЕССОРА ПРОТОТИПА И АЛГОРИТМОВ ВЫПОЛНЕНИЯ ЗАДАННОГО ПОДМНОЖЕСТВА КОМАНД
- 1.1 Структура микропроцессора-прототипа
- 1.2 Адресация основной памяти
- 1.3 Анализ способов адресации операндов и алгоритмов выполнения заданного подмножества команд
- 2. ПОСТАНОВКА ЗАДАЧ ПРОЕКТА
- 2.1 Требования к структуре и интерфейсу гипотетического микропроцессора
- 2.2 Требования к структуре и интерфейсу АЛУ микропроцессора
- 2.3 Требования к структуре микро ЭВМ
- 3. РАЗРАБОТКА АЛУ МИКРОПРОЦЕССОРА
- 3.1 Разработка ОА для отдельных операций АЛУ
- 3.2 Разработка общего ОА АЛУ
- 3.3 Разработка микропрограмм выполнения операций в АЛУ
- 3.4 Разработка объединенной микропрограммы АЛУ
- 4. РАЗРАБОТКА ГИПОТЕТИЧЕСКОГО МИКРОПРОЦЕССОРA
- 4.1 Разработка структуры микропроцессора
- 4.2 Система команд микропроцессора
- 4.2.1 Команда ADD AL,imm8
- 4.2.2 Команда MUL r8
- 4.2.3 Команда DEC AL
- 4.2.4 Команда MOV r/m8,r8
- 4.2.5 Команда JMP (относительная адресация)
- 4.2.6 Команда JА (относительная адресация)
- 5. РАЗРАБОТКА СТРУКТУРЫ ЦЕНТРАЛЬНОЙ ЧАСТИ МИКРОЭВМ НА БАЗЕ ГИПОТЕТИЧЕСКОГО МИКРОПРОЦЕССОРА
- 5.1 Разработка структуры микроЭВМ
- 5.2 Организация шин микро-ЭВМ
- 5.3 Организация ОЗУ
- 5.4 Микропрограмма работы микро-ЭВМ
- 6. РАЗРАБОТКА ПРОГРАММЫ ЭМУЛЯЦИИ РАБОТЫ МИКРО-ЭВМ
- 6.1 Постановка задачи
- 6.2 Алгоритм работы программы эмуляции
- 6.3 Список процедур и функций
- 2.1 Требования к структуре и интерфейсу гипотетического микропроцессора
- 3 Разработка гипотетического микропроцессора
- 7 Разработка программы эмуляции работы микро эвм
- 5 Разработка гипотетического микропроцессора
- 1 Анализ структуры микропроцессора прототипа и алгоритмов выполнения заданного подмножества команд
- Приложение а техническое задание на разработку микроэвм
- Введение