Заключение

Итак, комплексное тестирование новых процессоров Intel Pentium 4 на только что вышедшем ядре Prescott2M показало, что в традиционной 32-битной среде, используемой в настоящее время в подавляющем большинстве корпоративных и домашних ПК, ситуация с производительностью новых решений Intel противоречива. C одной стороны, существует немало приложений, в которых удвоение кэш-памяти L2 у Prescott приводит к заметному росту производительности (3-5%, а то и более). Однако, гораздо больше приложений, где этот прирост едва заметен (1-2%) и, на мой взгляд, совершенно не стоит тех денег, которые придется выложить за разницу моделей 5xx и 6xx с одинаковой тактовой частотой. Особенно если учесть, что 3,8-гигагерцовая модель Prescott, вышедшая ранее ограниченным пока тиражом, явно опередит новую 660-ю модель. Более того, существуют и такие задачи (хотя их и мало), где новое ядро работает даже чуть медленнее (на 1-2%), чем предшествующее! В среднем же «полезность» нового ядра по сравнению со старым в 32-битной среде оценивается скромной цифрой прироста от 1 до 2%, которая, к счастью, немного растет с ростом частоты ядра и кэш-памяти (см. итоговую диаграмму, представляющую результат усреднения всех тестов данного обзора, без тестов памяти).

Таким образом, полезность нового ядра Pentium 4 заключается не столько в росте его производительности, сколько в тех дополнительных технологиях, которыми оно наделено: улучшенная защита от вирусов и атак, большая экономичность (как от использования EIST, так и от самого менее прожорливого ядра, производимого по «вылизанному», наконец, техпроцессу) и, разумеется, бонус в виде EM64T (и в перспективе – Vanderpool).

Что же касается перспектив более высокочастотной системной шины 1067 МГц для использования в массовых моделях Pentium 4, то мне лично они представляются очень туманными – в существующих на данный момент реализациях этой шины почти никакого повышения быстродействия платформы не наблюдается. И эту ситуацию могут поправить либо новые чипсеты с поддержкой DDR2-667, либо существенное уменьшение латентности самой шины (что вряд ли возможно на данный момент), либо переход (как в будущих двуядерных процессорах) к использованию двух параллельных FSB с частотой 667 МГц.