logo search
DE9

9.1.1. Плм (програмовані логічні матриці)

Програмовані логічні матриці (ПЛМ) (PLA – Programmable Logic Array) історично були першими з програмованих інтегральних схем. Прикладами ПЛМ можуть служити вітчизняні мікросхеми К556РТ1, К556РТ2, К556РТ21.

Узагальнена їх структура приведена на рис. 9.1.

Рис. 9.1

Матриця складається з послідовно з’єднаних вхідного блоку, призначеного для формування парафазних груп вхідних сигналів необхідної потужності; матриці M1 багатовходових елементів І; матриці M2 елементів АБО і вихідного блоку, який забезпечує необхідні характеристики вихідного сигналу безпосередньо виходу (наявність Z-стану, відкритий колектор і т. п.).

Основними параметрами ПЛМ є кількість входів n, кількість мінтермів (виходів матриці M1) k і кількість виходів m. Реально завжди виконується нерівність: 2n >> k, тому число мінтермів визначає складність логічних функцій, що реалізуються.

а

б

в

Рис. 9.2

На рис. 9.2, а приводиться приклад принципової схеми з n = 4 і m = 3 для ТТЛ, а на рис. 9.2, б, в – схеми відповідних комутаційних вузлів, що складаються з діода і плавкої перемички, подібно до РПЗП.

При використанні КМОН-технології діоди замінюються польовими транзисторами. Схема матриці (рис. 9.2, а) залишається незмінною, а схеми комутаційних вузлів забезпечують реалізацію логічних операцій І-НІ та АБО-НІ, що не впливає на кінцевий результат.

У практиці проектування цифрових пристроїв на ПЛМ використовується спрощене зображення їх схемотехніки. Приклад такого зображення для n = 4; k = 6; m = 3 приводиться на рис. 9.3. Крапки, що встановлені на пересіченні рядків та стовпців матриці, характеризують відповідні з’єднання.

Рис. 9.3

З приведеної на рис. 9.3 схеми матриці можемо записати функції, які реалізуються з її використанням:

де

Однією з особливостей, що відрізняють ПЛМ від ПЗП, є можливість використання свого роду зворотних зв’язків, тобто з’єднання виходів ПЛМ з її входами, що дає змогу реалізовувати більш складні логічні функціональні залежності. Приклад такої схеми приводиться на рис. 9.4, з якого маємо:

Рис. 9.4

Недоліком архітектури ПЛМ виявилося слабке використання ресурсів програмованої матриці АБО, тому подальший розвиток отримали мікросхеми, побудовані за архітектурою програмованої матричної логіки (ПМЛ).