9.1.2. Пмл (програмована матрична логіка)
Програмована матрична логіка (ПМЛ) (в англомовних літературних джерелах PAL – Programmable Array Logic) є спрощеним варіантом ПЛМ і характеризується тим, що має програмовану матрицю елементів І та фіксовану матрицю АБО. Поява цих пристроїв обумовлена тим, що в переважній більшості прикладних задач використовуються нескладні логічні функції, які можуть бути реалізовані на скінченній кількості елементів АБО. У ПМЛ відпадає необхідність програмування матриці АБО, внаслідок чого її використання суттєво спрощується.
Приклад організації ПМЛ представлений на рис. 9.5.
Рис. 9.5
Прикладами ПМЛ такого типу є мікросхеми PAL16L8, PAL22V10 ТТЛ, а також GAL16V8-5 і PALCE16V8-5 КМОН-технологій. Серед мікросхем країн CHД подібними є мікросхеми серії КМ1556 (ХП4, ХП6, ХП8, ХЛ8). Різновидом цього класу є ПЛІС, які мають тільки одну програмовану матрицю І, – наприклад, мікросхема 85С508 фірми Intel.
Мікросхеми ПМЛ знайшли широке використання при реалізації нескладних логічних функцій і інтенсивно вдосконалювались в різних напрямках. Виникли ПМЛ з програмованим вихідним буфером, що дало можливість отримувати як прямі, так і інверсні значення функцій; мікросхеми з двонаправленими виводами, що могли використовуватись як входи, так і як виходи; мікросхеми з елементами пам’яті на основі синхронних D-тригерів або цілих регістрів. Все це значно розширює області використання програмованої матричної логіки, відкрило можливості побудови синхронних цифрових автоматів.
Рис. 9.6
На рис. 9.6 приводиться умовне зображення ПМЛ PAL16L8 – мікросхеми, що до останнього часу знаходила широке використання при побудові спеціалізованих цифрових пристроїв. Її програмована матриця І має 64 рядки і 32 стовпці і використовувані для програмування 64 × 32 = 2048 перепалювані перемички. Кожен з 64-х елементів матриці І має 32 входи, що охоплюють 16 вхідних змінних та їх заперечення; 10 з них приєднується до входів I1 ÷ I10 , а решта 6 мають можливість приєднуватись до виводів IO2 ÷ IO7 , що можуть програмуватись як входи, так і як виходи, а також мають Z-стан.
- Розділ IX основи проектування цифрових пристроїв на базі програмованих логічних матриць (пліс)
- 9.1. Основи побудови структур простих пліс
- 9.1.1. Плм (програмовані логічні матриці)
- 9.1.2. Пмл (програмована матрична логіка)
- 9.1.3. Мікросхеми програмованої макрологіки
- 9.1.4. Бмк (базові матричні кристали)
- 9.2. Сучасні пліс
- 9.3. Основні параметри пліс
- 9.4. Основи проектування цифрових пристроїв
- 9.4.3. Реалізація простих логічних пристроїв на базі пліс
- Контрольні питання