11) Архитектурные регистры и типы данных
Регистры
32- разрядные микропроцессоры имеют следующие группы регистров:
- регистры общего назначения (РОН) - 8 регистров (Данные регистры имеют 32 разрядную длину и содержат адреса и данные);
- сегментные регистры - 6 регистров(Сегментные регистры реализуют сегментное управление памятью.Сегментные регистры в защищенном режиме содержат информацию только о дескрипторе, который полностью описывает сегмент);
- указатели команд и флаги - 2 регистра(Указатель команд (EIP) - это 32-разрядный регистр, который содержит относительный адрес подлежащей выполнению (следующей) команды. Регистр флагов тоже стал 32 - разрядным (EFLAGS). Младшие 16 разрядов регистра флагов EFLAGSсовпадают с соответствующими разрядами FLAGS16 - разрядных МП.);
- системные регистры(служат для ссылок на системные сегменты и таблицы защищенного режима), которые включают:
- управляющие регистры - 5 регистров (один зарезервирован)(хранят управляющие признаки процессора, общие для всех задач);
- регистры системных адресов и системных сегментов - 4 регистра;
- отладочные регистры - 8 регистров(предназначенные для задания и управления отладочными точками останова);
- тестовые регистры - 8 регистров(предназначены для тестирования отдельных модулей процессора (в основном кэша));
- модельно-специфические регистры - число регистров зависит от модели процессора(предназначены для управления расширениями отладки, мониторингом производительности, машинным контролем, кэшированием областей физической памяти и другими функциями. Их назначение привязывается к архитектуре конкретного процессора, состав меняется от модели к модели, доступ привилегирован).
- 1) Архитектура фон Неймана
- 2) Понятие информационных систем, систем обработки данных, вычислительных систем.
- 3) Функционирование эвм. Процесс и поток.
- Функционирование эвм. Процесс и поток.
- Процессы и потоки
- 4) Классификация элементов памяти. Физические принципы построения.
- 5) Матричная организация элементов памяти.
- 6) Кэширование памяти
- 7)Архитектура кэш-памяти
- 8) Исполнение программного кода. Переключение задач и виртуальные машины. Защищенный режим и виртуальная память
- 9) Архитектура и микроархитектура процессоров. Конвейеризация.
- 10) Режимы работы процессоров
- 11) Архитектурные регистры и типы данных
- 12) Набор инструкций. События - прерывания и исключения.
- 13) Эффективный адрес и преобразование адресов.
- 14) Страничная трансляция адресов и виртуальная память
- 15) Мультипроцессорные и избыточные системы
- 16) Информационная магистраль первого поколения - шина isa
- 17) Информационная магистраль второго поколения - шина pci
- 18) Информационная магистраль третьего поколения - шина pci-Express
- 19) Принципы магнитной записи и физическое устройство жесткого диска
- 20) Системная организация hdd. Интерфейсы устройств хранения
- 21) Raid-массивы
- 22) Логическая структура дисков. Файловая система
- 24) Видеосистема
- 25) Представление различных видов информации в компьютере
- 28) Способы организации многомашинных вычислительных систем
- 29) Модель системы передачи данных. (точка-точка и многоточечные соединения)
- 30) Способы передачи данных в сетях. Синхронизация передачи данных.
- 31) Средства организации удаленного взаимодействия. Структура сетей со средствами коммутации. Коммуникационный порт.
- 32) Общее описание процесса обмена данными в сети
- 33) Физическая и логическая топология сети
- 34) Архитектуры сетей
- 35) Локальные и глобальные сети
- 36)Семиуровневая модель взаимодействия открытых систем osi
- Структура модели osi. Функции уровней.
- 37) Функции канального уровня. Контроль ошибок и взаимодействие канальных уровней
- 38) Протоколы ieee канального уровня
- 39) Основные функции сетевого уровня. Протокол х.25
- 40) Протокол ip
- 41) Общая характеристика транспортных протоколов. Протокол tcp
- 42) Протокол udp. Стандартные стеки коммуникационных протоколов.