5) Матричная организация элементов памяти.
Матричная память (англ. matrix storage) — ячейки памяти расположены так, что доступ к ним осуществляется по двум или более координатам.
Данная структура содержит матрицу запоминающих элементов (ЗЭ), дешифраторы строки DCХ и столбца DСY, усилители записи и считывания. Каждый ЗЭ матрицы имеет свой собственный адрес, определяемый номерами строки и столбца. Режимы работы ЗЭ определяются логическими уровнями (значениями) сигналов на линии выборки строки и столбца, на пересечениях которых находится данный ЗЭ.
При обращении к ЗУ с матричной организацией выбирается один ЗЭ, находящийся на пересечении выбранных строки и столбца, на линии выборки которых имеются сигналы логической 1. Все остальные ЗЭ, для которых конъюнкция логических сигналов на соответствующих линиях выборки строки и столбца равна 0, находятся в режиме хранения и отключаются от общей для всех ЗЭ шины данных.
Если сигнал управления режимом работы (записи и считывания) W/R равен "0", то с выбранного по соответствующему адресу ЗЭ считывается битовая информация, которая через общую шину данных и усилитель считывания передаётся на выход DO. Для записи в ЗЭ новой информации подаётся сигнал разрешения записи W/R, равный логической 1, который открывает усилитель записи. При этом входная битовая информация через усилитель записи поступает на общую шину данных, с которой переписывается в выбранный ЗЭ. Отмеченные операции считывания и записи выполняются только в случае, если на вход CS, соединенный с входом стробирования дешифратора строки DCХ, подаётся сигнал разрешения кристалла (CS = 1). При отсутствии этого сигнала (CS = 0) работа дешифратора DCХ и, следова-тельно, самой микросхемы памяти блокируется. Другими словами, микросхема памяти переходит в режим хранения, а усилитель считывания на её выходе переводится в третье состояние с высоким импедансом и отключается от разрядной линии данного интерфейса шины. В рассмотренной микросхеме памяти с матричной организацией заданному адресу соответствует один бит информации. Аналогичные двумерные микросхемы ЗУ используются для всех остальных битов в слове.
При обращении к ЗУПВ выбирается определённый набор микросхем, количество которых соответствует разрядности кодового слова (ячейки). При этом дешифраторы строк DCX и столбцов DCY работают сразу на все микросхемы (матрицы ЗЭ) выбранного набора. Таким образом, все биты (разряды), ячейки адресуются одновременно. Следует отметить, что число выбранных линий в дешифраторах при этом не увеличивается. Кроме того, использование способа двухкоординатной выборки позволяет значительно упростить структуру микросхемы памяти, что при заданной площади кристалла является предпосылкой получения максимально большой ёмкости ЗУ.
приведена структурная схема одного разряда запоминающего устройства с произвольным доступом с матричной организацией (матричная память) .
SIMM (англ. Single In-line Memory Module, односторонний модуль памяти) — модули памяти с однорядным расположением контактов, широко применявшиеся в компьютерных системах в 1990-е годы.
DIMM (англ. Dual In-line Memory Module, двухсторонний модуль памяти) — форм-фактор модулей памяти DRAM. Данный форм-фактор пришёл на смену форм-фактору SIMM. Основным отличием DIMM от предшественника является то, что контакты, расположенные на разных сторонах модуля, являются независимыми, в отличие от SIMM, где симметричные контакты, расположенные на разных сторонах модуля, замкнуты между собой и передают одни и те же сигналы. Кроме того, DIMM реализует функцию обнаружения и исправления ошибок в 64 (без контроля чётности) или 72
Конструктивно представляет собой модуль памяти в виде длинной прямоугольной платы с рядами контактных площадок с обеих сторон вдоль её длинной стороны, устанавливаемую в разъём подключения и фиксируемую по обоим её торцам защёлками. Микросхемы памяти могут быть размещены как с одной, так и с обеих сторон платы.
В отличие от форм-фактора SIMM, используемого для асинхронной памяти FPM и EDO, форм-фактор DIMM предназначен для памяти типа SDRAM. Изготавливались модули рассчитанные на напряжение питания 3,3 В и (реже) 5 В. Однако, впервые в форм-факторе DIMM появились модули с памятью типа FPM, а затем и EDO. Ими комплектовались серверы и брендовые компьютеры.
- 1) Архитектура фон Неймана
- 2) Понятие информационных систем, систем обработки данных, вычислительных систем.
- 3) Функционирование эвм. Процесс и поток.
- Функционирование эвм. Процесс и поток.
- Процессы и потоки
- 4) Классификация элементов памяти. Физические принципы построения.
- 5) Матричная организация элементов памяти.
- 6) Кэширование памяти
- 7)Архитектура кэш-памяти
- 8) Исполнение программного кода. Переключение задач и виртуальные машины. Защищенный режим и виртуальная память
- 9) Архитектура и микроархитектура процессоров. Конвейеризация.
- 10) Режимы работы процессоров
- 11) Архитектурные регистры и типы данных
- 12) Набор инструкций. События - прерывания и исключения.
- 13) Эффективный адрес и преобразование адресов.
- 14) Страничная трансляция адресов и виртуальная память
- 15) Мультипроцессорные и избыточные системы
- 16) Информационная магистраль первого поколения - шина isa
- 17) Информационная магистраль второго поколения - шина pci
- 18) Информационная магистраль третьего поколения - шина pci-Express
- 19) Принципы магнитной записи и физическое устройство жесткого диска
- 20) Системная организация hdd. Интерфейсы устройств хранения
- 21) Raid-массивы
- 22) Логическая структура дисков. Файловая система
- 24) Видеосистема
- 25) Представление различных видов информации в компьютере
- 28) Способы организации многомашинных вычислительных систем
- 29) Модель системы передачи данных. (точка-точка и многоточечные соединения)
- 30) Способы передачи данных в сетях. Синхронизация передачи данных.
- 31) Средства организации удаленного взаимодействия. Структура сетей со средствами коммутации. Коммуникационный порт.
- 32) Общее описание процесса обмена данными в сети
- 33) Физическая и логическая топология сети
- 34) Архитектуры сетей
- 35) Локальные и глобальные сети
- 36)Семиуровневая модель взаимодействия открытых систем osi
- Структура модели osi. Функции уровней.
- 37) Функции канального уровня. Контроль ошибок и взаимодействие канальных уровней
- 38) Протоколы ieee канального уровня
- 39) Основные функции сетевого уровня. Протокол х.25
- 40) Протокол ip
- 41) Общая характеристика транспортных протоколов. Протокол tcp
- 42) Протокол udp. Стандартные стеки коммуникационных протоколов.