Массив процессоров

В матричных SIMD-системах распространение получили два основных типа ар­хитектурной организации массива процессорных элементов (рис. 29.11).В первом варианте, известном как архитектура типа «процессорный элемент-процессорный элемент» («ПЭ-ПЭ»), N процессорных элементов (ПЭ) связаны между собой сетью соединений (рис. 29.9, а). Каждый ПЭ — это процессор с ло­кальной памятью. Процессорные элементы выполняют команды, получаемые из КМП по шине широковещательной рассылки, и обрабатывают данные как храня­щиеся в их локальной памяти, так и поступающие из КМП. Обмен данными меж­ду процессорными элементами производится по сети соединений, в то время как шина ввода/вывода служит для обмена информацией между ПЭ и устройствами ввода/вывода. Для трансляции результатов из отдельных ПЭ в контроллер масси­ва процессоров служит шина результата. Благодаря использованию локальной памяти аппаратные средства ВС рассматриваемого типа могут быть построены весьма эффективно. Во многих алгоритмах действия по пересылке информации по большей части локальны, то есть происходят между ближайшими соседями. По этой причине архитектура, где каждый ПЭ связан только с соседними, очень популярна.

Рис.29.9. Модели массивов процессоров: а – «процессорный элемент – процессорный элемент»; б – «процессор-память»

Второй вид архитектуры — «процессор-память» — показан на рис. 29.9, б. В такой конфигурации двунаправленная сеть соединений связывает N процессоров с М мо­дулями памяти. Процессоры управляются КМП через широковещательную шину. Обмен данными между процессорами осуществляется как через сеть, так и че­рез модули памяти. Пересылка данных между модулями памяти и устройства­ми ввода/вывода обеспечивается шиной ввода/вывода. Для передачи данных из конкретного модуля памяти в КМП служит шина результата. Примерами ВС с рассмотренной архитектурой могут служить Burroughs Scientific Processor (BSP), Texas Reconfigurable Array Computer TRAC.