logo search
Архитектура ВС (Карцева А

Ускорение вычислений

Для повышения скорости обработки векторов все функциональные блоки вектор­ных процессоров строятся по конвейерной схеме, причем так, чтобы каждая сту­пень любого из конвейеров справлялась со своей операцией за один такт (число ступеней в разных функциональных блоках может быть различным). В некоторых векторных ВС конвейеры во всех функциональных блоках продублированы (рис. 29.7).

Рис.29.7. Выполнение векторных операций при двух конвейерах

На конвейер 0 всегда подаются элементы векторов с четными номерами, а на конвейер 1 — с нечетными. В начальный момент на первую ступень конвейера 0 из ВР V1 и V2 поступают нулевые элементы векторов. Одновременно первые элементы векторов из этих регистров подаются на первую ступень конвейера 1. На следую­щем такте на конвейер 0 подаются вторые элементы из V1 и V2, а на конвейер 2 — третьи элементы и т. д. Аналогично происходит распределение результатов в вы­ходном векторном регистре V3. В итоге функциональный блок при максимальной загрузке в каждом такте выдает не один результат, а два. Добавим, что в скалярных операциях работает только конвейер 0.