2.1. Формат ассемблерных инструкций
Процессор NM6403 работает с машинными командами 32- и 64-разрядного формата, причем в одной машинной команде содержится две операции процессора. В этом смысле NM6403 представляет собой скалярный микропроцессор со статической Very Long Instruction Word (V LIW) архитектурой. При этом используются короткие и длинные инструкции. Причем короткие инструкции не содержат константы и имеют разрядность 32 бита. А длинные инструкции содержат в коде команды 32-разрядную константу. Поэтому их разрядность составляет 64 бита. Процессор адресуется к 32-разрядным словам. На хранение коротких инструкций отводится одна ячейка памяти, для длинных – две.
Процессор NM6403 за одно обращение к памяти считывает либо две коротких инструкции, либо одну длинную, поэтому регистр pc, определяющий адрес следующей считываемой инструкции, всегда имеет четное значение.
Все инструкции процессора NM6403 делятся на два типа:
скалярные инструкции, которые управляют работой скалярного RISC-ядра, таймеров, осуществляют загрузку/чтение всех регистров (доступных по чтению/записи) за исключением векторных регистров, образующих очереди FIFO;
векторные инструкции, которые управляют работой векторного процессора.
Обе части инструкции выполняются процессором одновременно за один такт. В левой части инструкции записываются только адресные операции, в правой - все арифметическо-логические , не связанные с вычислением адресов и обращением к памяти. Левая и правая части инструкции соединяются воедино с помощью ключевого слова with .
Пример скалярной инструкции процессора:
gr 0 = [ ar 0++] with gr 1 = gr 3 + gr 0;
gr 1 = gr 3 + gr 0 – правая часть инструкции, арифметическая операция;
gr 0 = [ ar 0++] – левая часть инструкции, адресная операция.
В языке ассемблера левая или правая части инструкции могут быть опущены, однако, поскольку процессор не может выполнить только левую или только правую часть команды, вместо опускаемой части при компиляции автоматически добавляется пустая операция nul. То есть ассемблерная инструкция, записанная как: gr0 = [ar0++], трактуется ассемблером как: gr 0 = [ ar 0++] with nul. Аналогично с левой частью: gr1 = gr3 + gr 0 рассматривается как: nul with gr 1 = gr 3 + gr 0.
Для улучшения читаемости программы, в случае, если левая или правая часть инструкции не используется, связка with может опускаться.
- Лабораторная работа № 1 Архитектура нейромикропроцессоров семейства NeuroMatrix® nm640х и их функциональные возможности
- 1. Описание и порядок пользования программой nmcalculator
- 1.1. Формирование векторной команды
- 1.2. Разбиение рабочей матрицы и запись весовых коэффициентов
- 1.3. Установка входных значений
- 1.4. Генератор кода
- 2. Порядок выполнения работы
- Лабораторная работа № 2
- 1. Указания к выполнению работы
- 2. Элементы языка ассемблера процессора nm6403
- 2.1. Формат ассемблерных инструкций
- 2.2. Векторные инструкции процессора
- 2.3. Регистры процессора
- 2.3.1. Основные регистры
- 3. Порядок выполнения работы
- 4. Контрольные вопросы
- Лабораторная работа № 3
- 2.3. Использование меток в макросах
- 2.4. Импорт макросов из макробиблиотек
- 3. Пример простейшей программы
- 4. Порядок выполнения работы
- Лабораторная работа № 4
- 1.2. Реализация алгоритма шифрования на процессоре nm6403
- Практическая часть
- 2.1. Реализация алгоритма гост 28147-89 на нейропроцессоре nm6403/6404
- 2.2. Реализация алгоритма гост 28147-89 на эмуляторе вектора векторных команд
- 2.3. Варианты заданий
- 2.4. Удаленный доступ к плате NeuroMatrix
- Библиографический список