Otvety_IGA

15. Особенности архитектуры микропроцессоров Intel 80486 и Pentium. Структурная схема.

МП Intel 80486 реализован с использованием новой архитектуры по сравнению с предшествующими моделями.(С моделями типа Intel 80x86) Повышение производительности в 2-4 раза по сравнению с предшественниками достигнуто в данной схеме за счет новых решений архитектуры. Внутренняя ШД увеличена до 64 разрядов, КЕШ память, математический сопроцессор выполнен на одном кристалле с основным процессором. Микросхема содержит более 1.3 миллиона транзисторов. Корпус микросхемы выполнен в виде матрицы со 168 штырьковыми выводами, столбцы выводов пронумерованы от ключа с лева не право буквами латинского алфавита ( от A до S ) а строки снизу в верх арабскими цифрами.

В состав структурной схемы микросхемы входят

целочисленное устройство
устройство с плавающей точкой соответствует математическому сопроцессору Intel 80387. Оно содержит собственный стек из 8ми 80ти разрядных регистров и содержит схему для работы с форматами чисел с плавающей запятой.
устройство управления
диспетчер памяти
устройство команд.
КЕШ память
шинное устройство.

Шинное устройство подтверждает обмен информацией МП и памятью с контроллерами ввода-вывода и др. активными устройствами. Оно содержит ША, ШУ, схему управления размером шины ( Разрядность) , пакетами данных, КЭШем, приоритетами. Шинное устройство осуществляет обмен по 32-разрядной, двунаправленной ШД, 34-разрядной ША и 32-разрядной ШУ. Набор линий шин управления, циклы обмена отличаются от 386 процессора таким образом, что за 1 цикл может осуществляться передача слов разрядностью кратной байту. ША включает 30 адресных линий и 4 линии выбора байта. ШД с побайтовой организацией передачи. К отличиям шинного устройстваможно отнести машинный такт длительностью в 1 период внешнего синхросигнала.

КЭШ-память представляет собой быстродействующую буферную память ограниченного объема, но повышенного быстродействия. Когда процессор обращается за следующей командой или данными в КЭШ память (КЭШ попадание) то временной цикл на извлечение этой информации из основной оперативной памяти не нужен. При отсутствии необходимой информации в КЭШ памяти (КЭШ промах) необходимо производить выбор ее из основной оперативной памяти и одновременно записать в КЭШ память. Высокий процент КЭШ попаданий повышает производительность МП. Считается граничная цифра попаданий не ниже 80%. В 486 МП при использовании его в МПС возможна организация 2х уровневого КЭШа . ( первый уровень на кристалле МП а другой вынесен). Адресация данной КЕШ памяти выполняется 22х разрядными командами адресации.

Устройство команд содержит:

Блок предварительной выборки

Блок выборки и дешифрации

Находящиеся в КЕШ памяти команды доступны блоку предварительной выборки команд, который имеет очередь команд ожидающих выполнения.

Блок Местного управления осуществляет интерпретацию слова команды и формирует управление микропрограммой и ее исполнения.

В восстав целочисленного устройства входит АЛУ и 8 32-разрядных РОНов и многоразрядный сдвигатель, используемый при арифметических и логических операциях, при операциях умножения-деления. Содержимое РОНов подается в устройство сегментации по отдельной 32х разрядной шине.

Устройство с плавающей точкой соответствует математическому сопроцессору Intel 80387. Оно содержит собственный стек из 8ми 80ти разрядных регистров и содержит схему для работы с форматами чисел с плавающей запятой.

Диспетчер памяти состоит из устройств сегментации и страничного преобразования и обеспечивает формирование физических адресов, сначала в приделах сегмента, а затем в приделах страницы. И поддерживает 2 основных режима работы МП. (Реальный и Защищенный)

В реальном режиме МП работает с очень высоким быстродействием , при этом реализуется расширенный набор команд, используется большой объем памяти и различные методы адресации.

В защищенном режиме выполняется несколько программ одновременно. В этом случае необходима защита от несанкционированного доступа пользователей к задачам друг друга. Устройство страничной адресации действует только в защищенном режиме. Когда каждый сегмент разделяется на страницы памяти, размером по 4Кб которые могут размещаться в любом месте памяти. Устройство сегментации и страничной адресации обеспечивают гибкость МПС и защиту информации.

Набор регистров 486МП включают в себя все регистры 386МП и 387сопроцессора. Кроме того в систему добавлено 3 системных регистра, регистры для операндов с плавающей запятой

МП Pentium является представителем следующего после 386ого поколения. Представитель фирмы Intel. Он совместим со всеми предыдущими моделями типа 80Х86. новая архитектура, отдельные КЭШ памяти команд и данных, конвейерное устройство обеспечивают значительное повышение производительности. Кристалл данного МП содержит 3.1 млн. транзисторов, реализованных 0.8 микронными технологическими нормами.

Корпус выполнен в виде керамической матрицы с числом рядов 21 на 21 по 4 вывода в каждом ряду. Общее число выводов 273. Столбцы выводов пронумерованы с лева на право от ключа, буквами латинского алфавита от A до W , а строки снизу вверх арабскими цифрами от 1 до 21.

Структурная схема МП Pentium

В структуре можно выделить 2 целочисленных конвейера (2 АЛУ), устройство с плавающей запятой, КЭШ памяти данных и команд, УУ, управление ПЗУ, буфер предварительной выборки, дешифратор команд, буфер предсказания перехода, устройство страничного преобразования, шинное устройство и др.

Два целочисленных конвейера аналогичны друг другу по структуре и порядку функций. В них конвейерный режим, как и в 486 МП реализован 5ти ступенях:

предварительная выборка (PF)
декодирование (D1)
Генерация адреса (D2)
Исполнение (EX)
Обратная запись, результат.(WB)

На первой ступени (PF) команда выбирается из КЭШ памяти или ОЗУ наличие независимых КЭШей данных и команд, исключает конфликты при выборке из памяти.

Два независимых буфера предварительной выборки по 32 байта работают совместно со схемой предсказания переходов.

На ступени D1 выполняется декодирование для запуска 1 или 2 команд одновременно.

Вычисление адресов операндов размещенных в памяти реализуется на ступени D2

На ступени ЕХ команды исполняются в АЛУ

На последней ступени WB фиксируется результат выполненной команды ( обратная запись )

Если на ступени ЕХ происходит задержка выполнения команды в одном из двух конвейеров – последующие команды не поступают пока на обоих конвейерах не завершиться.переход команд на ступень WB

Две КЭШ-памяти данных и команд по 8 кб каждая, реализованы по ассоциативной организации. И выдает информацию из памяти строками по 32 байта, что дает возможность при поиске информации просматривать ее последовательно по 2 строки.

Дешифратор команд преобразует коды выбранных команд для последующего их исполнения на конвейерах.

Управляющее ПЗУ осуществляет непосредственное управление работой двух конвейеров.

Устройство с плавающей запятой позволяет выполнять операции над мантиссами и порядками чисел за 1 такт и так же использует конвейерный режим. Однако выполнение операция в устройстве с плавающей запятой происходит за 8 ступеней.

Ступени 1-4 аналогичны целочисленным конвейерам, кроме того, реализуются операции над порядками, нормализуется результат, округление, сообщения об ошибках

Шинное устройство обеспечивает поддержку нескольких режимов шины в том числе. Групповую передачу данных, изменение длины передаваемых кодов.

Набор регистров МП Pentium аналогичен набору регистров МП Intel 80486

В МП Pentium имеется 16 регистров доступных программисту в том числе

1) 32-разрядные РОНы 8 шт.

2) флаги

3) сегментные регистры (16 бит.) хранящие коды для составления сегментных базовых адресов при обращении в память системы.

В наборе команд микропроцессора добавлены 3 новые прикладные команды. И 4 системные. Они обеспечивают возможности тестирования и отладки. Интерфейс шины МП Pentium близок к шинному интерфейсу МП 486 (расширенная ШД).

Содержание