24. Программируемые логические матрицы. Программируемая матричная логика. Стратегия и этапы проектирования.

Программируемая логическая матрица - схема, состоящая из логических ячеек, соединенных различными способами. Она представляет собой ИС, в которой все элементы идентичны. Чтобы приспособить схему под определенную функцию, лишние соединения выжигаются. Альтернативный вариант - схема, в которой все элементы размещены в необходимом порядке, а требуемые соединения затем добавляются, чтобы составить требуемую схему.

ПЛИС представляет собой цифровую ИС состоящую из программируемых логических блоков и программируемых соединений между этими блоками. Возможность конфигурировать эти устройства, позволяют разработчикам решать множество задач. В зависимости от способа изготовления могут программироваться либо один раз либо многократно, и соответственно называются однократно или многократно программируемые.

ПЛИС имеющие аббревиатуры FPGA это устройства, которые могут программироваться на местах с лабораторными условиями, т.е. если есть возможность запрограммировать (модифицировать) и при этом устройство встроено в систему, которая уже используется, они называются внутри - системно программируемыми. Предшественниками ПЛИС были программируемые логические матрицы.

ПЛУ – программируемое логическое устройство. Специализированные и стандартные схемы ПЛУ в отличии от ПЛИС содержит меньшее число вентилей (схем «И») и используется для решения простых задач. Вместе с тем в настоящее время существуют заказные ИС, Специализированные (ASIC) и стандартные (ASSP).

Существует множество реальных применений ПЛИС, в настоящее время заполняют следующие сегменты рынка элементной базы: заказные ИС, цифровая обработка сигналов, системы на основе встраиваемых МК и микросхемы обеспечивающий физический уровень передачи данных, кроме того с применением ПЛИС на их базе стали строить системы с перестраиваемой архитектурой.

Заказные ИС. Используются для создания устройств по требованию (заказу) пользователя.

Цифровая обработка сигналов. Высокоскоростная цифровая обработка сигналов традиционно производилась с помощью цифровых сигнальных процессоров, однако современные ПЛИС содержат встроенные умножители схемы переноса, большой объем ОП внутри кристалла, все это позволяет производить цифровую обработку сигналов в 500 раз быстрее чем сигнальный процессор.

Встроенные МК. Некоторые задачи управления выполняются МК, содержащими ROM и RAM, таймеры, интерфейсы на одном кристалле. Цены на ПЛИС падают, в результате часто ПЛИС становятся более выгодными для реализации функций МК

Физический уровень передачи данных. ПЛИС давно используется в качестве связующей логики выполняющих функцию интерфейса между МС, реализующей физический уровень передачи данных и высшими уровнями сетевых протоколов, тот факт что ПЛИС может содержать множество высокоскоростных передатчиков, означает что сетевые и коммуникационные функции могут быть реализованы на одном устройстве.

Система с перестраиваемой архитектурой. Такие системы основаны на свойствах параллелизации в работе ПЛИС, перенастраиваемости, они могут использоваться для конфигурирования архитектуры для поддержки широкого спектра задач, включая моделирование аппаратуры.

процессе создания цифровых устройств на базе ПЛИС Xilinx можно выделить следующие этапы:

создание нового проекта (выбор семейства и типа ПЛИС, а также средств синтеза);

подготовка описания проектируемого устройства в схемотехнической, алгоритмической или текстовой форме;

синтез устройства;

функциональное моделирование;

трассировка проекта в кристалл;

временное моделирование;

программирование ПЛИС (загрузка проекта в кристалл).

Исходная информация о проектируемом устройстве может быть представлена в виде принципиальных схем, описаний на языке HDL, диаграмм состояний и библиотек пользователя. В процессе синтеза на основании исходных модулей проекта формируется список цепей, который далее используется в качестве исходных данных средствами трассировки. Функциональное моделирование устройства производится без учета реальных значений задержек прохождения сигналов и позволяет проконтролировать соответствие выходных сигналов алгоритмам работы проектируемого устройства. На этапе трассировки проекта в кристалл производится распределение выполняемых функций в конфигурируемые логические блоки CLB (ConfigurableLogicBlock) или макроячейкиMacrocell, в зависимости от используемого семейства ПЛИС, и формирование необходимых связей в кристалле. В процессе трассировки проекта в кристалл также определяются реальные значения задержек распространения сигналов, которые необходимы для полного (временного) моделирования устройства. Основным результатом этапа трассировки является формирование файла, в котором содержится информация о конфигурации ПЛИС, реализующей проектируемое устройство. Завершением процесса разработки цифрового устройства является загрузка конфигурационных данных в кристалл с помощью соответствующих программ и загрузочного кабеля.