15. Типовые пцу - регистры (памяти и сдвига), универсальные, реверсивные
Регистром называется ПЦУ, предназначенное для хранения двоичных наборов и выполнения над ними таких логических операций как преобразование последовательного способа представления к параллельному и обратно, сдвиг влево или вправо на требуемое число разрядов и поразрядное инвертирование.
По назначению различают регистры хранения и сдвига.
Регистры хранения (буферные регистры) могут быть реализованы на триггерах, как со статическим, так и с динамическим управлением.
На рис. 42 приведена структурная схема буферного регистра на примере D-триггеров со статическим управлением, а также условное графическое обозначение в случае его интегрального исполнения. Как видно, прием и выдача двоичных слов производится параллельно, то есть все n разрядов двоичных наборов одновременно отображаются на n линиях. Вход R предназначен для установки регистра в нулевое состояние (сброс) и относительно других входов имеет первый уровень приоритета.
Б уферные регистры выпускаются в интегральном исполнении. В маркировке микросхем используются буквы ТМ.
Регистры сдвига реализуются на триггерах только с динамическим управлением. По способу приема и выдачи двоичной информации различают:
последовательные регистры, в которых прием и выдача двоичных слов выполняются последовательно, разряд за разрядом. Такие регистры имеют один информационный вход и один выход;
последовательно-параллельные регистры, в которых прием выполняется последовательно, а выдача параллельно. Такие регистры имеют один информационный вход и n выходов;
параллельно-последовательные регистры, в которых прием выполняется параллельно, а выдача последовательно. Такие регистры имеют n информационных входов и один выход.
По направлению сдвига различают регистры сдвига вправо и влево, а по функциональным возможностям – комбинированные, реверсивные и универсальные.
Структура последовательно-параллельного регистра сдвига вправо, ограниченного двумя разрядами, и динамика его работы приведены на рис. 43. Заполняется такой регистр последовательно, начиная с триггера старшего разряда. Следовательно, двоичный набор вводится, начиная с младшего разряда. При этом очередной разряд набора выставляется на информационный вход регистра заблаговременно, устраняя тем самым возможность повторного ввода одного и того же разряда
О бщий принцип работы регистра сдвига вправо: в каждом такте каждый последующий триггер передает свое состояние предыдущему, а в освободившийся триггер старшего разряда записывается очередной разряд вводимого двоичного набора.
Последовательно-параллельный регистр сдвига влево отличается от предыдущего тем, что информационным входом является вход триггера младшего разряда. Следовательно, двоичное число вводится поразрядно, начиная со старшего разряда.
Общий принцип работы регистра сдвига вправо: в каждом такте каждый предыдущий триггер передает свое состояние последующему, а в освободившийся триггер младшего разряда записывается очередной разряд вводимого двоичного набора.
Для полного заполнения n-разрядного последовательного или последовательно-параллельного регистра требуется n тактов.
У словные графические обозначения интегральных последовательно-параллельных регистров сдвига приведены на рис. 44, где сплошная стрелка указывает направление сдвига, а пунктирной стрелкой обозначен порядок заполнения регистра.
Комбинированные регистры сочетают возможности параллельного регистра и регистра сдвига влево или вправо.
Реверсивные регистры допускают сдвиг как влево, так и вправо.
Универсальные регистры совмещают возможности параллельного и реверсивного регистров. Их условное графическое обозначение приведено на рис. 45, где DR – информационный вход в режиме сдвига вправо; DL – информационный вход в режиме сдвига влево; S1, S0 – входы выбора режима работы регистра; D0…D7 – информационные входы в режиме параллельного ввода двоичного слова (буферного регистра); R – вход сброса регистра в нулевое состояние; С – тактовый вход
В интегральном исполнении выпускаются только комбинированные и универсальные регистры. В маркировке микросхем регистров используются буквы ИР.
- Логическая основа вс
- Сумматоры
- 8. Типовые кцу (шифраторы и дешифраторы)
- 9. Типовые кцу (мультиплексоры и де мультиплексоры)
- 10. Этапы синтеза кцу
- 11. Последовательностные цифровые устройства –пцу. Определение, формы задания , математическая модель пцу
- Типовые триггеры
- 14. Типовые пцу — счетчики (суммирующие, вычитающие и реверсивные). Их функционирование показать временными диаграммами.
- 15. Типовые пцу - регистры (памяти и сдвига), универсальные, реверсивные
- Основные типы сдвигов
- 16. Цифро-аналоговые преобразователи сигналов, реализованные на матрице двоично- взвешенных резисторах
- 17. Цифро-аналоговые преобразователи сигналов, реализованные на матрице r — 2r
- 18. Аналого-цифровые преобразователи, реализованные на принципе последовательного приближения
- 19. Аналого-цифровые преобразователи, реализованные на принципе последовательного счета
- 21.22. 23. Классификация полупроводниковых запоминающих устройств (озу и пзу). Типы озу. Типы пзу.
- 25. Статические озу (их реализация)
- 26. Динамические озу (их реализация)
- 27. Организация пзу
- 31. Декомпозиция мп
- 32. Принцип аппаратного управления («жесткой» логики)
- 33. Принцип микропрограммного управления («гибкой» логики)
- 34. Способы формирования сигналов управления в управляющих автоматах с "гибкой" логикой.
- 39. Элементы архитектуры мп.
- 40. Структура команд мп.
- 41 Способы адресации, основанные на прямом использовании кода команды.
- 42 Способы адресации, основанные на преобразовании кода команды
- 43 Понятие вектора состояния мп.
- 44 Понятие системы прерывания программ
- 45 Характеристики системы прерывания
- 46. Способы организации приоритетного обслуживания запросов прерывания.
- 47. Программный, циклический и цепочечный способы опроса
- 48. Цепочечная однотактная схема ("дейзи-цепочка")
- 49.Два способа реализации программно-управляемого приоритета прерывающих программ, использующих порог и маски прерывания
- 51. Конвейерная обработка команд и данных.
- 53. Система ввода-вывода (интерфейсы)
- 56. Прямой доступ к памяти.
- 57. Контроллер пдп выполняет следующие функции:
- 58. Методы передачи информации между устройствами вычислительной системы.
- 59. Методы передачи информации между устройствами вычислительной системы (со стробированием и квитированием)
- 61.Структура ввода-вывода с одним общим интерфейсом
- 62.Мп структура с множеством интерфейсов и каналами ввода-вывода
- 63.Необходимость использования нескольких специализированных интерфейсов (Интерфейс основной (оперативной) памяти, интерфейс процессор-каналы,интерфейс ввода-вывода, интерфейсы периферийных устройств)
- 64. Три категории программного обеспечения (по) : системное, технического обслуживания и прикладное.