Разработка вычислительного устройства для выполнения операции умножения двоичных чисел
5. Временная диаграмма управляющих сигналов
На рисунке 5.1 представлены временные диаграммы управляющих сигналов, составленные в соответствии с блок-схемой алгоритма вычислительного устройства двоичных четырехразрядных чисел с фиксированной запятой без знака, представленных в прямом коде, со следующим алгоритмом умножения: на один разряд множителя, начиная со старших разрядов множителя со сдвигом частной суммы вправо.
Рисунок 5.1 - Временные диаграммы управляющих сигналов
Содержание
Похожие материалы
- 1.4. Операции с двоичными числами
- 1 Тема № 1. Устройство умножения двоичных чисел
- 3.2. История развития вычислительных устройств
- § 5.1. Методы умножения двоичных чисел
- Математические операции над двоичными числами
- 2.2.2 Машинные операции с двоичными числами
- 13. Выполнение арифметических действий над числами вЭвм: сложение чисел, умножение.
- 2.6. Методы ускоренного выполнения операции умножения двоичных чисел
- 1.4. Операции с двоичными числами