5. Временная диаграмма управляющих сигналов

На рисунке 5.1 представлены временные диаграммы управляющих сигналов, составленные в соответствии с блок-схемой алгоритма вычислительного устройства двоичных четырехразрядных чисел с фиксированной запятой без знака, представленных в прямом коде, со следующим алгоритмом умножения: на один разряд множителя, начиная со старших разрядов множителя со сдвигом частной суммы вправо.

Рисунок 5.1 - Временные диаграммы управляющих сигналов