logo
Разработка вычислительного устройства для выполнения операции умножения двоичных чисел

2. Блок-схема алгоритма выполнения операции

Исходные данные для построения блок-схемы алгоритма:

- операция: умножение;

- числа с фиксированной без знака, представленные в прямом коде;

- количество разрядов: 4;

- алгоритм умножения: на один разряд множителя, начиная со старших разрядов множителя со сдвигом частной суммы вправо.

Алгоритм умножения представлен на чертеже 02.24.001.01 графической части работы. Приведём его описание:

1. Берутся модули от сомножителей .

2. Исходное значение суммы частичных произведений принимается равным 0 (блок №1).

3. В блоке №2 проверяетсяследующее условие:

Если анализируемая цифра множителя равна 1, то к сумме частичных произведений прибавляется множимое (блок №3); если эта цифра равна 0, прибавление не производится (блок №4).

4. Производится сдвиг суммы частичных произведений вправо на один разряд (блок №5).

5. Пункты 2 и 3 последовательно выполняются для всех цифровых разрядов множителя, начиная с младшего.

6. При условии i = 0 (блок №7)в блоке №8 выводится результат С.