Bedo dram (BurstEdo)

Данная технология является развитием конвейерной архитектуры. В структуру памяти, кроме регистра-защелки, был внедрен счетчик адреса колонок для пакетного цикла, что позволяет выставлять адрес колонки только в его начале, а в последующих передачах лишь запрашивать очередные данные. Если чипсет способен генерировать обращения к памяти в режиме смежных циклов, то можно достичь временной диаграммы 5-1-1-1.