Иоффе отредактированные шпоры

Вопросы(isa)

Общие характеристики магистрали ISA. Как оценить пропускную способность магистрали?
С помощью каких сигналов можно организовать асинхронный ?синхронный обмен?
Какие ограничения по времени при организации асинхронного обмена с помощью сигнала READY? С чем они связаны? Как преодолеть эти ограничения?
Как минимизировать число линий связи с магистралью?
Для каких целей используются сигналы ALE, BHE, MCS16, IOC16, 0WS, TC, AEN?
Основные технические характеристики подсистемы обработки прерываний магистрали.
Как оценить время реакции на запрос прерываний? Какие ограничения на длительность импульса запроса?
Как распределяются ресурсы шин прерываний?
Как распределяются приоритеты запросов прерываний? Средства управления приоритетами.
Как увеличить число входов запросов прерываний?
Как распределяются ресурсы шин передачи управления?
Как организовать режим Busmaster? В чем преимущества этого режима?
Как организуется режим ПДП на магистрали? Какие сигналы необходимо использовать?
Как оценить пропускную способность в режиме ПДП?
Какие технические средства необходимы для реализации режима ПДП?
Как спроектировать модуль для реализации ввода-вывода в режиме программного обмена?по прерыванию? В режиме ПДП? Какие технические средства необходимы в модуле?

Общие характеристики магистрали ISA. Как оценить пропускную способность магистрали?

Магистраль ISA была разработана специально для персональных компьют6еров типа IBM PC AT и является фактическим стандартом для всех изготовителей этих компьютеров.

Магистраль ISA относится к демультиплексированным (то есть имеющим раздельные шины адреса и данных) 16-разрядными системными магистралями среднего быстродействия. Обмен осуществляется 8- или 16-разрядными данными. Максимальный объем адресуемой памяти составляет 16Мбайт (24 адресные линии). Максимальной адресное пространство для устройств ввода-вывода – 64Кбайта (16 адресных линий), хотя практически все выпускаемые платы расширения используют только 10 адресных линий (1Кбайт). Магистраль поддерживает регенерацию динамической памяти, радиальные прерывания и прямой доступ к памяти.

8-разрядная шина ISA - самая медленная из всех системных шин (пропускная способность составляет всего 1.2 Mb в секунду), поэтому она уже давным давно устарела и поэтому сегодня нигде не используется.

16-разрядная шина - 5.3 Mb/s.

EISA является 32-разрядной шиной, что в сочетании с 8.33 MHz'ами дает пропускную способность в 33 Mb/s

ША: состоит из линий SA0-SA19, информация на которых фиксируется в течение всего цикла обмена магистрали, и нефиксируемых разрядов LA17-LA23.

ШК: Существует две пары сигналов обращения к памяти. Сигналы MRDC*,MWTC* вырабатываются при обращении к адресам памяти в пределах 1МБ (FFFFh). RES-сигнал сброса в начальное состояние всех устройств магистрали.

ШС: REFRESH – сигнал контроллера регенерации динамической памяти. Формируется каждые 15мкс.

С помощью каких сигналов можно организовать асинхронный? синхронный обмен?

ISA относится к классу синхронных магистралей. Поэтому все действия на магистрали кратны частоте системного генератора. Цикл магистрали состоит из 3 периодов SYSCLK: 2 такта начала и конца обмена и такта ожидания, время нахождения в котором может быть увеличено сигналом IOCHRDY. Цикл программного обмена составляет величину (0, 375 –0,4)мкс при SYSCLK=8 МГц. Если 0WS*=0, то такт ожидания из цикла обмена исключается.

При организации синхронного обмена IOCHRDY должен быть равен единице. IOCHRDY формируют устройства, подключённые к магистрали, после дешифрации адреса по срезу сигналов записи-чтения. Так как линия IOCHRDY выполнена по схеме с открытым коллектором, то возможен одновременный вывод информации на эту линию от нескольких устройств. Линия IOCHRDY может быть отнесена как к ШС, так и ШУО.

Возможен и асинхронный обмен, при котором "медленный" исполнитель приостанавливает работу задатчика на время выполнения им требуемой команды. В этом случае надо использовать сигнал I/O CH RDY, снятие которого (установка в состояние логического нуля) говорит о неготовности исполнителя к окончанию цикла обмена. Как уже отмечалось, приостановка производится на целое число периодов SYSCLK и не может быть дольше системного времени ожидания 15,6 икс (для некоторых компьютеров — 2,5 мкс).

Можно выделить две ситуации: когда существует внутренний сигнал УС, говорящий об окончании выполнения функции записи или чтения, и когда такого сигнала нет. В качестве этого сигнала (обозначим его DK) может выступать, например, сигнал окончания преобразования (готовности данных) АЦП, входящего в состав УС.

Какие ограничения по времени при организации асинхронного обмена с помощью сигнала READY? С чем они связаны? Как преодолеть эти ограничения?

Если устройство не успевает реализовать обмен со скоростью контроллера, оно может сформировать сигнал READY, вызывающий увеличение длительности сигналов записи-чтения. После очередной операции запись/чтение, изменяется содержимое регистра адреса контролера и счётчика байт. В момент окончания передаваемого блока на выходе ЕОР формируется сигнал, поступающий на линию ТС - окончание передачи блока, после которого цикл заканчивается.

Если IOCHRDY = 0 (устройство не готово), цикл работы магистрали увеличивается на целое число периодов системного генератора. Однако время ожидания готовности устройства не должно превышать 15мкс, иначе формируется запрос немаскируемого прерывания. В некоторых системах допустимая величина задержки может быть значительно меньше (2-3)мкс, поэтому в каждом конкретном случае допустимое время ожидания необходимо контролировать.

Как минимизировать число линий связи с магистралью?

Для каких целей используются сигналы ALE, BHE, MCS16, IOC16, 0WS, TC, AEN?

ALE – строб записи адреса. Указывает на достоверность информации на шине адреса.

BHE * - сигнал указывает, что по ШD передаётся байт по линиям D8D15 (см.выше).

MCS16* , IOC16* - сигналы, формируемые соответственно памятью и устройствами ввода-вывода, подключенными к магистрали, после дешифрации адреса. Указывают, что модули работают с 2-х байтовыми данными.

0WS* – сигнал формируется ведомым устройством после дешифрации адреса и исключает в цикле работы шины такт ожидания. Используется для обмена с быстодействующими устройствами.

AEN – разрешение адресации портов. Используется для сообщения модулям , подключенным к магистрали, что реализуется цикл ПДП. При его переходе в активное состояние должна быть запрещена дешифрация адреса в модулях, которые не участвуют в цикле ПДП. Этим предотвращается ложная дешифрация адреса, так как формирование адреса выполняет контроллер ПДП, а не центральный процессор.

TC – сигнал окончания счета, который устанавливается контроллером ПДП по окончании цикла передачи данных.

Основные технические характеристики подсистемы обработки прерываний магистрали.

В IBM используется каскадное соединение 2-х контроллеров. Эти контроллеры расположены по фиксированным адресам и по умолчанию используют фиксированное смещение (базовое значение номера вектора, записываемое при инициализации контроллера прерываний).

Запросы воспринимаются по фронту сигнала. Состояние “1” после фронта должно поддерживаться до прихода первого сигнала подтверждения прерывания INTA. Вообще, контроллер рассчитан на восприятие запросов как по фронту, так и по уровню. Недостаток запроса по фронту – это относительно низкая помехозащищённость; относительная сложность объединения запросов по “или”, если необходимо расширить количество запросов по сравнению с допустимым.

На шине PCI подобный котроллер может быть запрограммирован как на фронт, так и на уровень. Использование уровня в качестве входа запроса, позволяет организовывать «монтажное ИЛИ» (схема с открытым коллектором).

При выборе линий прерываний для нестандартных модулей необходимо контролировать конфигурацию ПЭВМ и распределение векторов прерываний между системными устройствами.

На ШП ISA выводится 11 запросов прерывания.

Как оценить время реакции на запрос прерываний? Какие ограничения на длительность импульса запроса?

Запросы воспринимаются по фронту сигнала. Состояние “1” после фронта должно поддерживаться до прихода первого сигнала подтверждения прерывания INTA.

1 мкс

Как распределяются ресурсы шин прерываний?

На ШП ISA выводится 11 запросов прерывания.

Как распределяются приоритеты запросов прерываний? Средства управления приоритетами.

Как увеличить число входов запросов прерываний?

Запросы воспринимаются по фронту сигнала, при этом уровень “1”должен удерживаться до прихода первого INTA. Если модуль содержит большее число источников запросов прерываний следует использовать метод полинга . В этом случае ВМ должна содержать дополнительные линии запросов. Адреса контроллеров прерываний и значения смещений приведены выше. По умолчанию контроллер настраивается на режим фиксированных приоритетов.

Как распределяются ресурсы шин передачи управления?

ШПУ обслуживают два каскадно соединённых контроллера ПДП 8237А, один из которых – ведущий, другой – ведомый. Каналы ведущего контроллера (5-7) обеспечивают передачу 16-разрядных данных, а каналы ведомого (0-3)– 8-разрядных.

Как организовать режим Busmaster? В чем преимущества этого режима?

Как организуется режим ПДП на магистрали? Какие сигналы необходимо использовать?

На стадии инициализации по 8-разрядной ШД задаются режим работы контролера, начальный адрес памяти и длина передаваемого блока. Контролер содержит 10 программно-доступных регистров, которые позволяют работать в следующих основных режимах: одиночная передача, блочная передача, автоинициализация, при которой данные установленного режима автоматически повторяются, передача по требованию, режим память-память, обеспечивающий перемещение информации из одного участка памяти в другой. Адреса программно-доступных регистров задаются по линиям А0-А3.

Так как шина адреса контроллера 16-разрядная, при обращении к памяти используется страничная адресация. Перед началом цикла ПДП в регистр страницы Ргс, расположенный в зоне системных регистров ПЭВМ, записывается её номер. Запросы устройства ввода-вывода УВВ поступают на вход DRQ . Если одновременно пришло несколько запросов, то выбирается запрос с максимальным приоритетом. Контроллер формирует сигнал требования ПДП HOLD, который поступает на микропроцессор по внутренней магистрали материнской платы. Процессор завершает очередную команду и формирует сигнал HLDA- подтверждение ПДП. По этому сигналу устанавливается сигнал AEN, который информирует все устройства, подключенные к магистрали о том, что выполняется режим ПДП. Этот сигнал поступает на входы дешифраторов модулей и их блокирует. С некоторым запаздыванием в регистр адреса РгА записывается информация об адресеА15А8, на ША выставляются данные о начальном адресе блока памяти, участвующего в обмене, и формируется сигнал DACK*, открывающий доступ информации в/из УВВ. В процессе обмена контролер формирует попарно сигнал IOW*,MEMR* и IOR*, MEMW*. Если устройство не успевает реализовать обмен со скоростью контроллера, оно может сформировать сигнал READY, вызывающий увеличение длительности сигналов записи-чтения. После очередной операции запись/чтение, изменяется содержимое регистра адреса контролера и счётчика байт. В момент окончания передаваемого блока на выходе ЕОР формируется сигнал, поступающий на линию ТС - окончание передачи блока, после которого цикл заканчивается.

Единственным средством идентификации УВВ в режиме ПДП являются сигналы DRQ, DACK*.

Как оценить пропускную способность в режиме ПДП?

Особенностью контроллера является работа на частоте в 2 раза меньшей, чем SYSCLK. Управляющий автомат контролера работает по внутреннему циклу, состоящему из 4-х тактов и тактов ожидания). Поэтому цикл передачи по ISA магистрали для одиночных передач равен 1.25мкс, для блочных – 1мкс., если не используется такт ожидания.

Какие технические средства необходимы для реализации режима ПДП?

Если модуль поддерживает режим ПДП (нужен контроллер ПДП), то управление линиями данных и сигналами записи-чтения выполняется схемой « Исключающее ИЛИ», на вход которой поступает сигнал DACK*.

Как спроектировать модуль для реализации ввода-вывода в режиме программного обмена? по прерыванию? В режиме ПДП?

Содержание