10.2. Статические зупв

Основной запоминающий элемент на шести МОП-транзисторах, применяе­мый в статической памяти, показан на рис 104 Хранимая информация опре­деляется состояниями транзисторов Qi и Qs В этой транзисторной паре с пе­рекрестными связями один из транзисторов включен, а другой выключен. Состояние, когда Qa включен, a Q, выключен, представляет собой 1, а проти­воположное состояние - 0. Транзисторы Оз и Q4 выполняют функции рези­сторов, а транзисторы Qs и Q ь действуют как разрешающие вентили В опе­рации записи сначала производится выбор элемента посредством установки высокого уровня на линии выбора. При этом ipr чисторы Qs и Qe действу­ют как короткозамкнутые цепи, поэтому линия считывания/записи 1 под­ключается к затвору Qs, а линия считывания/записи О—к затвору Qi Для записи в элемент 1 на линии считывания/записи 1 устанавливается 1, а на ли­нии считывания/ записи О—О; это приводит к включению Qs и выключению

Рис. 104Схема б-транзисторного запоминающего элемента статического ЗУПВ

Qi. Если же в элемент необходимо записать 0, на линиях считывания/записи . действуют противоположные сигналы. В любом случае установленные состоя­ния Qi и Оз не изменяются до следующей операции записи. Считывание из элемента производится просто подачей напряжения на линию выбора. При этом состояние Qi передается на линию считывания/записи 0, а состояние

03 — на линию считывания/записи 1.

Число запоминающих элементов и их организация в статической памяти варьируются в широких пределах. Диапазон размеров составляет от 256 х 4 до 16К х 1. ЗУПВ 254 х 4 состоит из 256 ячеек, каждая из которых имеет

4 бита, а ЗУПВ 16К х 1 обеспечивает 16К ячеек, каждая из которых содер­жит всего 1 бит Общая организация статического ЗУПВ 1К х 1 представлена на рис. 10.5. Запоминающие элементы организованы в матрицу из 32 строк и 32 столбцов. Биты адреса А9-АО разделены на адреса строк и столбцов, определяя одну из 1024 ячеек. Входы адреса строки А4-АО дешифрируются и выбирают одну из 32 строк запоминающих элементов. Входы адреса столб-

Рис 10 5Структура микросхемы памяти с организацией 1К X 1

ца V' ^V че 7 )^-v ⁱ ti^iipar'i кдин »u ( ^ Cin г н' t'he и »-). ^ччц^яя vii ввода-вывода, сисгочщио из драйверов и усилю елей считывания Эти схемы позволяют вывеет хранимый 5ит в операции етишвщия и и^мслш ш l операции записи Вхо,п R/W (счить^вани^/зашчь) опре,-ц-^яеэ пт операции (высокий уровень при считывании и низкий гри записи) R\o„i p'np^ULHu/-криситша ^г? предназначен i ^ rt.i^opi с ур»г^твуюиг"м с ^ чг ми; р< <хем ч мо/ук намят

На pHt 106 показан модуль памяти 4К ^>- построенный рз микросхем 1К х 1 Если кристалч разрешен, выполняется операция считывания или запи­си в соответствии с уровнем сигнала R/W В противном случае сигнал R/W не распознается и выход переводится в высокоимпедансное состояние Это поз­воляет непосредственно соединять выходы нескольких микросхем, поэтому. применяя в столбцах микросхемы 1К х 1, можно реализовать модули 2К х 8 4К х 8 и т д., причем каждый столбец "вносит" один бит в байт данных Выводимый бш зависит не юлько от сигналов на линиях адреса, но и от то го, на какие микросхемы подается сигнал разрешения кристалла. Каждая строка в массиве подключена к линии разрешения строки, а всеми линиями разрешения кристалла управляют старшие биты адреса (в данном примере — линии All и А10). Когда строка выбрана, каждая микросхема в строке будет вводить или выводить бит в соответствии с сигналами на линиях А9-АО. Если адрес содержит 16 бит, линии А15-А12 выбирают модуль, All и А10 - стро­ку, а А9-АО - биты в микросхемах, образующие адресованный байт

Из-за сложности запоминающего элемента плотность упаковки статичес­кой памяти меньше, чем динамической памяти Кроме того, статическая па­мять потребляет больше энергии, так как в запоминающем элементе один из транзисторов всегда включен Основное достоинство статической памяти за­ключается в том, чю ее недужно регенерировать

Микросхемы полупроводниковой памяти легко объединять друг с дру­гом, так как они имеют встроенную электронику обрамления Однако вре­менные ограничения входных сигналов довольно критичны, а временные ха­рактеристики микросхем варьируются. Для обеспечения правильной работы логика управления на плате памяти должна формировать входы адреса и управляющие сигналы, соответствующие спецификациям применяемых ми­кросхем. Временная диаграмма входов в операции считывания отличается от диаграммы в операции записи

Наиболее важным временным параметром при выборе микросхем являет­ся время обращения Максимальная временная задержка от вх ща адреса до выхода данных больше задержки между разрешением кристалла и выходом данных, поэтому временем обращения обычно считается первый параметр Время обращения наиболее распространенных МОП-ЗУПВ изменяется от 50 до 500 не

В операции считывания после стабилизации выходных данных вход адреса нельзя сразу же снимать, чтобы запустить следующую операцию считывания Это объясняется тем, что перед следующей операцией прибору требуется не­которое время (называемое временем восстановления при с^итыелнии}. что-

Рис 10 6Модуль 4К Х 8на микросхемах памяти с организацией 1К Х 1

Рис 107Временные диаграммы циклов обращения к памяти а —цикл считывания,б —цикл записи

бы закончить внутренние действия Сумма времени обращения и времени восстановления при считывании образует время цикла считывания Именно это время необходимо между запуском операции считывания и запуском сле­дующего цикла памяти Время цикла записи можно определить аналогично и оно может отличаться от времени цикла считывания На рис 107, а приве дена временная диаграмма цикла считывания из памяти Адрес подается в точке А, которая является началом цикла считывания, и должен сохраняться стабильным весь цикл Чтобы уменьшить время обращения, вход разрешения кристалла следует подавать до точки В Выходные данные становятся дей­ствительными после точки С и сохраняются такими, пока действуют входы адреса v разрешеч} я Kprici.uia На временной iiidi раммс с ютывания вход R^W не показан гю он должен иметь высокий вровень в течение всею ^икла

В типичном цикле записи показанном на рис 10 "⁷, о, кромь входов адрз-са и разрешения кристалла необходимо еще подать отрицате 1ьный имп/льс на линию R^W и запомиыемче инные В кчение всею лого iwio'a lamibie просто сохраняется стабильными О щако подача импульса записи имре^ JBd г<ригиччых временны> параметр! время уианотения alpcca и ширит и^* пульса записи Времч установления адреса jto время, необходимое шя ста билизации адреса, т е временной интервал, который должен пройти до пода­чи импульса записи На рис 107, б время установления адреса равно времен ном> интервалу между точками А и В Ширина импульса записи определяет продолжительность активною низкого уровня на входе записи Время цикла записи равно временному интервалу между точками 4 и D, оно представляет собой сумму времени установления адреса ширины импульса записи и в ре мени восстановления при записи В некоторых микросхемах допускаются ну­левые времена восстановления в обеих операциях

Важно отметить, что время обращения и время цикла являются минималь ными временными требованиями для самих микросхем Время обращения и время цикла во всей системе памяти значительно больше из-за задержек, вно­симых логикой управления вводом выводом, логикой системной шины и ло­гикой интерфейса памяти

На рис 108 представлен модуль статической памяти 16К х 8 для микро процессора 8088 в максимальном режиме Предполагается что входы CL и WE и линии D7-DO статическою ЗУПВ 4К х 8 имеют взаимосвязи, указанные в табл 10 1

Таблица 101

Сигналы в статическом ЗУПВ

Ьсли микросхема не выбрана (т е СЬ =1) она переходит в пассивное со­стояние, позволяющее работать с пониженным потреблением энергии

Шина адреса разделяется на две Ч1сти линии А1Ч-А14 применяются для выбора модуля, а линии А 13 А 12 подаются в логику разрешения кристалла, которая более подробно изображена на рис 10 9, а Она имеет че{ыре выхода СЕО СЕЗ, из которых в любой момент времени может быть активным только один Выход СЕО подключен на вход микросхемы, имеющей младшие 4К ад ресов, и активен, когда А 13 = А12 = 0 Аналогично сигнал СЕ1 активен, ког­да А13 = 0 и А12 = 1, СЕ2 активен при А13 = 1 и А12 = 0 и СЕЗ активен, ког­да А13 = А12 = 1 Во всех случаях на линии выбора модуля должен действо­вать сигнал 1, прежде чем формируется активным сигнал СЕ Сшнал на линии

Рис 10 8Модуль памяти 16К X 8для микропроцессора 8088в максимальном режиме

выбора модуля активен только тогда, когда модуль выбран и распознается операция считывания или записи. Линии адреса А11-АО подаются на входы А11-АО всех микросхем памяти

В генератор импульса записи, построенный на двух одновибраторах, пода­ются сигнал MWTC и линия выбора модуля (см рис 109,<?) Выход генера-

Рис 109Вспомогательная логика для модуля памяти, показанною на рис 108 ,. а —логика разрешения кристалла,б —генератор импульса записи

тора подключен на входы разрешения записи WF всех микросхем памяти и вызывает загрузку данных с линий D7-DO в адресованный байт

Отметим, что в микросхемах на рис 10 6 имеются отдельные линии вход­ных и выходных данных, а в микросхемах на рис 10 8 линии данных являют­ся двунаправленными Внутри микросхемы необходимы отдельные линии для считывания и записи в запоминающие элементы, но можно разделить дву­направленные сигналы на сигналы считывания и записи в самом устройстве