10.3. Динамические зупв

Как и в статических ЗУПВ, память в кристаллах динамической памяти ор­ганизована в матрицу запоминающих элементов Простейший элемент дина­мического ЗУПВ состоит всего из одного транзистора и одного конденсатора (см рис 1010) Хранение в элементе 1 или 0 определяется наличием или от­сутствием заряда на конденсаторе В операции считывания на одной из ли-

Рис. 10.10.Типичный однотран­зисторный запоминающий эле­мент динамического ЗУПВ

или выбора строки уоапав^иваекя вис кий уровень посредством дешифрирован} адреса с1роки (младшие биты адреса). Си, над на этой линии включает ключевы транзисторы Q во всех элементах выбра' ной строки. При этом подключенный , каждому столицу усилитель регенерашь воспринимает уровень напряжения на сот ветствующем конденсаторе и интерпретиру­ет его как 0 или 1. Адрес столбца (старшие биты адреса) разрешает один элемент в выбранной строке на выход. Во время этих действий конденсаторы во всей строке раз­ряжаются. Чтобы сохранить информацию, усилители регенерации производят повтор­ную запись в элементы этой же строки Операция записи осуществляется аналотич-но, но в выбранном элементе запоминаются входные данные, а остальные элементы в выбранной строке просто регенерируются.

Из-за разряда конденсатора током утечки р-/2-перехода элементы динами­ческой памяти необходимо периодически считывать и восстанавливать -этот процесс называется регенерацией памяти. Скорость разряда увеличива­ется с повышением температуры и период регенерации составляет 1 . . ... 100 мс. При рабочей температуре +70°С типичное значение его 2 мс. Хотя строка элементов регенерируется в операции считывания или записи, случай­ность обращений к памяти не может гарантировать, что каждое слово в моду­ле памяти регенерируется с требуемым периодом 2 мс. Необходима периоди­ческая регенерация памяти с помощью специальных циклов.

В цикле регенерации в микросхемы подается адрес строки и выполняется операция считывания, чтобы восстановить выбранную строку запоминающих элементов. Однако этот цикл отличается от обычного цикла считывания сле­дующими моментами:

1. Входной адрес подается в микросхемы не с шины адреса, а от специаль­ного двоичного счетчика, называемого счетчиком адреса регенерации. В каж­дом цикле регенерации производится инкремент этого счетчика и он прохо­дит по всем адресам строк. Адрес столбца в регенерации не участвует, так как все элементы строки восстанавливаются одновременно.

2. В цикле регенерации разрешаются все микросхемы, поэтому она произ­водится одновременно во всех микросхемах модуля памяти. Такой прием сокращает число циклов регенерации. В обычном же цикле считывания разре­шена максимум одна строка микросхем.

3. Кроме входа разрешения кристалла динамическое ЗУПВ обычно имее! входной сигнал разрешения выхода данных. Эти два сигнала управления объе­диняются внутри микросхемы так, что выход данных переводится в высоко-импедансное состояние, если оба эти входа не активны. В цикле регенерации сигнал разрешения выхода данных имеег пассивный уровень. Это необходи­мо потому, что все микросхемы в одном и том же столбце оказываются выб­ранными, а их выходы данных соединены друг с другом. Во время обычного цикла считьюания выбрана только одна строка микросхем и сигналы разре­шения выхода данных всех строк имеют активный уровень.

Рассмотрим модуль памяти емкостью 16К байт, реализованный на динами­ческих ЗУПВ 4К х 1. Массив микросхем имеет 4 строки и 8 столбцов. Каж­дая микросхема содержит 64 строки и 64 столбца запоминающих элементов и имеет отдельные входы адреса строки (6 бит) и адреса столбца (6 бит). Предполагается, что входы разрешения кристалла и разрешения выхода обо-значеныТЕ h~cs. Схема на рис. 10.11 показывает логику, необходимую для формирования сигналов разрешения кристалла и адреса регенерации. Сигнал цикла регенерации формируется синхрогенератором в модуле памяти. Если текущий цикл является циклом регенерации, мультиплексор выбирает адрес строки от счетчика адреса регенерации; в противном случае адрес строки бе­рется с шины адреса. Считая, что каждый элемент в микросхемах должен вос­станавливаться в течение 2 мс, найдем, что цикл регенерации необходимо инициировать через 2 х 10"³/64 = 31,25 мкс. В конце каждого цикла произ­водится инкремент двоичного счетчика на 1 и он показывает следующую строку, подлежащую регенерации. Во время этого цикла все микросхемы разрешены для выполнения операции считывания активными сигналами СЕ. Выходы данных переводятся в высокоимпедансное состояние пассивным уровнем сигнала разрешения выхода.

Кроме необходимости введения логики регенерации, главным недостат­ком динамических ЗУПВ является то, что во время цикла регенерации в модуле нельзя инициировать обычные операции считывания и записи до окончания этого цикла. В результате для удовлетворения запроса считывания или записи может потребоваться вдвое больше времени, если начат цикл ре­генерации. Если время цикла равно 400 не (для всех циклов памяти - реге­нерации, считывания и записи), на регенерацию затрачивается

времени памяти.

Однако динамические ЗУПВ привлекают разработчиков памяти (особен­но большой емкости) по нескольким причинам, основными из которых яв­ляются:

высокая плотность упаковки. В статических ЗУПВ запоминающий элемент состоит из шести МОП-транзисторов, а в динамических — из трех, двух и да­же одного транзистора. В результате можно увеличить число элементов на кристалле и сократить число микросхем, необходимых для построения моду­ля. Емкость микросхем динамических ЗУПВ составляет 16Кх 1, 64К х 1 и более;

малое потребление энергии. Удельное потребление энергии в динамичес­ких ЗУПВ гораздо меньше, чем в статических ЗУПВ: менее 0,05 и 0,2 мВт/бит соответственно. Это позволяет уменьшить мощность, потребляемую систе-

мои и kAiir-rJ^i mo( ?- Кр-»м^ ця itVTr амишскик ЗУПВ гребустся исключительно мало энергии р пднивном режиме что делает и< привлека тельр^ми у" рСсЦ^^ацил ^^sc^ ^ p^^i ^viOn памяти с резервным питанием,

экономичность Улечьная стоимош динамических ЗУПВ чиже стоимости стагических ЗУПВ Очнакс пиналдиир^кие ЗУПВ требуют бояьые вспомога тельных ^хем поэтому при рея гизации .гамяти небочьшой емкости они дают незрачитртьлыи экономический эффект или говеем не дают его

В ^УПВ бо ibidon емкости адрес ^гюки ^ апр^с столбца обычно разделяют одни и те же контакты, что сокращает число контактов корпуса микросхемы Некоторые микросхемы памяти содержат логику управления регенерации, а также логику управления контактами адреса строки/столбца Фирма Inte¹ выпустила ^онтрочпер динамических ЗУПВ 8203 который рассчитан на ми-

Рис 1012Вхо-щые и выо щые линии микрос\ем 2164(а)и8203 (б">

кросхемы памяти 2117, 2118 и 2164 Далее рассматривается применение кон троллера 8203 с микросхемами 2164, имеющими организацию 64К х 1. Сиг­налы приборов 8203 и 2164 приведены на рис. 10 12. (Контроллер 8203 мо­жет работать в двух режимах в зависимости от уровня на входе 16К/64К, показаны назначения контактов только для режима 64К.) Микросхема 2164 имеет четыре матрицы 128 х 128 запоминающих элементов и всего восемь входов адреса А7-АО. Это означает, что адреса строки и столбца должны раз делять одни и те же контакты и приниматься друг за другом Адрес строки стробируется отрицательным импульсом на входе RAS, а адрес столбца -отрицательным импульсом на входе CAS (в это время RAS сохраняется ну­левым) . Старшие биты адреса строки и адреса столбца определяют одну из четырех матриц запоминающих элементов. В цикле регенерации вход адреса А7 не используется и все четыре матрицы работают одновременно. Таким образом, за 128 циклов осуществляется регенерация всей микросхемы.

Временные диаграммы циклов считывания, записи и (только) регенера­ции изображены на рис. 10.13. В цикле считывания сигнал WE должен быть пассивным до подачи импульса CAS и оставаться пассивным до окончания импульса CAS. После стробирования адреса столбца формируется высокий уровень сигнала RAS и при сигналах RAS = 1 и CAS = 0 на линии DOUT появляется бит данных. В цикле записи сигнал DIN необходимо подать к мо­менту, когда сигнал CAS переводится на низкий уровень, но после того, как на входе WE устанавливается низкий уровень. Запись выполняется по входу DIN, когда RAS = СА^ == WE == О В цикле записи линия DOUT находится в высокоимпедансном состоянии. В цикле регенерации стробируется только адрес строки, а сигнал CAS остается пассивным. Линия DOUT находится в высокоимпедансном состоянии.

Контроллер 8203 формирует сигналы, временная диаграмма которых удовлетворяет требованиям микросхемы 2164. На линиях OUT7-OUTO дей­ствуют адреса строк и столбцов в правильной последовательности, линии RAS1-RASO несут стробы адреса строки для двух банков микросхем 2164, а по линиям CAS и WE во все микросхемы памяти в модуле подаются сигна­лы строба адреса столбца и расширения записи. (Отметим, что контроллер 8203 выдает адреса инвертированными; это обстоятельство не вызывает ни­каких проблем.)

Вход выбора банка ВО определяет один из двух активных сигналов RAS Линии AL7-ALO используются для генерирования адреса строки, а линии АН7-АНО — для генерирования адреса столбца. Обычно циклы регенерации формирует сам контроллер 8203, но вход REFRQ позволяет инициировать циклы регенерации от внешнего источника. Выбор модуля осуществляется по входу PCS. Он называется входом защищенного выбора кристалла, по­скольку, как только он станет активным, цикл памяти аннулировать нельзя, даже если сигнал PCS сразу же переходит в пассивное состояние Входы RD и WR определяют в памяти операцию считывания или записи.

Выход ХАСК представляет собой строб, показывающий, что данные до­ступны в цикле считывания, или что данные записаны в цикле записи. Его

Рис. 10 13Временные диаграммы работы микросхем) т 2164

можно использовать для стробирования данных в регистры-защелки и для выдачи в процессор сигнала готовности. Выход SACK сигнализирует о начале цикла обращения к памяти и, если при запросе памяти происходит цикл ре­генерации, сигнал SACK задерживается до начала цикла считывания или запи­си. Если известно, что быстродействие микросхем памяти недостаточно вели­ко, чтобы гарантировать окончание цикла считывания к концу такта Тд или

окончание цикла записи к конц) такта Т4, выход SACK используется как сигнал готовности вместо выхода ХАС К. При этом экономятся такты ожида­ния при использовании сигнала ХАС К

На входы ХО и XI подключается осциллятор либо на вход CLK подается внешний сигнал синхронизации (ОР2 подключается при этом к напряжению +12 В} Эюг сшнал можно взять с линии синхронизации шины либо от гене­ратора в модуле памяти Основным питанием служит напряжение +5 В, но для ОР2 необходимо еще напряжение +12 В (Мы не рассматриваем исполь­зование входа REFRQ для опережающего считывания и цикл считывания-мо­дификации-записи.)

На рис 10.14 показана организация модуля памяти 25 6К байт, содержаще­го контроллер 8203 и 32 микросхемы 2164. Модуль рассчитан на микропро­цессор 8086 в максимальном режиме и шину MULTIBUS. Предполагается, что в этой разработке шины адреса и данных инвертированы, поэтому для ин­терфейса с ними применяются микросхемы 8283 и 8287 вместо "обычных" микросхем 8282 и 8286. Массив микросхем имеет 16 столбцов, что допуска­ет обращения к словам. При этом необходимо, чтобы в определении записи только младшего байта, только старшего байта или всего слова участвовали сигналы ВНЕ и АО с линий шины и сигнал WE.

Еще один способ уменьшения числа обслуживающих микросхем в динами­ческих ЗУПВ заключается в том, чтобы разместить логику регенерации в каждой микросхеме, чтобы она регенерировала сама себя. Такая микросхе­ма называется интегрированным ЗУПВ и за исключением того, что обраще­ния к памяти иногда задерживаются из-за циклов регенерации, она представ­ляется для пользователя статическим ЗУПВ. Примером такого подхода слу­жит интегрированное ЗУПВ 2186/7 фирмы Intel, имеющее организацию 8К х 8. Разводка контактов этой микросхемы характерна для статических ЗУПВ; в частности, она имеет входы ОЕ, WE и "СЕ с тем же назначением.