Динамическое озу(ram) dram
Во многих компьютерах используется микросхема DRAM(Dynamicrandomaccessmemory), благодаря их быстродействию, большой ёмкости и низкой стоимости. Для хранения одного бита информации вDRAMиспользуется транзистор и конденсатор. Текущее значение бита определяется зарядом конденсатора. Проблема в том, что они сохраняют заряд в течение определённого времени. После чего, заряд требуется обновить. Чтобы обновить заряд конденсатора, контроллер памяти читает его значение, что приводит к разряду конденсатора (потеря значения). Затем контроллер должен восстановить значение заряда конденсатора. Обычно контроллер обновляет значение битов с частотой 66MHz. Когда процессор запрашивает значение ячейки памятиDRAM, контроллер должен разрядить конденсатор, чтобы определить хранимое значение. Если оно составляет 1 (конденсатор был заряжен), контроллер должен восстановить его. Поскольку в результате считывания конденсатор разряжается, этот процесс называется разрушающим чтением.
Из-за необходимости постоянно обновлять содержимое микросхемы DRAM, они функционируют медленно, по сравнению с устройствами памяти, построенными на базе других технологий. Но так как им для хранения 1-го бита достаточны лишь 1 транзистор и один конденсатор, эти микросхемы обладают высокой плотностью записи. Это значит, что они способны хранить большие объёмы данных.
- Синицын и.В., Терновсков в.Б. Курс лекций по дисциплине «Архитектура компьютеров » для студентов, обучающихся по направлению 230700.62 «Прикладная информатика» Москва
- 1.2. Фон-неймановская архитектура
- 1.3. Архитектура процессоров вычислительных систем
- 2.2. Вычислительные системы класса simd
- 1.5.2. Матричные вычислительные системы.
- Взаимодействие устройств
- Как cpu(apu) реагирует на прерывания
- Каскадные irq.
- Передача информации вслед за irq. Порты ввода-вывода
- Определении адресов портов использующих системой.
- Прямой доступ к памяти dma.
- Автоматическая конфигурация устройства Plug- and –Play
- Устранение конфликтов устройств
- Использование диспетчера устройств для контроля или изменения используемых устройствами ресурсов.
- Лекция 5. Организация памяти в вычислительных системах.
- Организация озу (ram) компьютера
- Динамическое озу(ram) dram
- Статическое озу(ram) sram
- Компоновка модулей ram
- Банки памяти
- Скоростной показатель работы микросхем памяти
- Чередование адресов памяти
- Ускоренный страничный обмен fpm
- Синхронная динамическая озу sdram.
- Лекция №6 Тема: Архитектура современных лвс
- (2) Описание архитектуры построения современных лвс
- Типовые проекты
- Классификация лвс
- Лекция 7 архитектура информационно-вычислительных сетей
- Классификация ивс
- 22.2. Методы передачи данных
- Лекция 9.
- Лекция 10
- Методы доступа к сети лвс