Взаимодействие устройств
Внутри системного блока устройства взаимодействуют посредством обмена электрическими сигналами. Например, при перемещении мыши ее электроника передает сигналы CPU(APU). Когда сетевой контролер принимает данные, он также передает сигналыCPU(APU) и т.д.
Устройства отправляют CPU(APU) сигналы по специальным линиям запроса на прерываниеIRQ(interrupt-request) – уведомляя процессор, что требуется его внимание.
Прерывание ( interrupt) — сигнал, сообщающий процессору о наступлении какого-либо события. При этом выполнение текущей последовательности команд
приостанавливается и управление передаётся обработчику прерывания, который
реагирует на событие и обслуживает его, после чего возвращает управление в прерванный код. Название IRQсвязано с тем, что при появлении на одной из линий сигнала,CPU(APU) “прерывает” текущие операции, для обслуживания устройства, которое генерирует прерывание. Каждое устройство взаимосвязаное сCPU(APU) посредством прерываний, обладает собственной линиейIRQ. Мышь
Современный компьютер поддерживает 24 линии IRQ. В табл.1 перечислены первые 16 устройств, которые традиционно используют определенные линииIRQ.
Линии | Устройства |
0 | Системный таймер |
1 | Клавиатура |
2 | Контроллер прерываний/каскадирование обеспечивает 8-15 прерывание |
3 | Порт COM 2 |
4 | Порт COM 1 |
5 | Порт LPT 2 |
6 | Контроллер гибких дисков |
7 | Порт LPT 1 |
8 | Часы реального времени |
9 | Переадресация как IRQ 2 |
10 |
|
11 |
|
12 | PS/2 Mouse |
13 | Математический сопроцессор |
14 | ATA Channel 0 |
15 | ATA Channel 1 |
Табл.1
- Синицын и.В., Терновсков в.Б. Курс лекций по дисциплине «Архитектура компьютеров » для студентов, обучающихся по направлению 230700.62 «Прикладная информатика» Москва
- 1.2. Фон-неймановская архитектура
- 1.3. Архитектура процессоров вычислительных систем
- 2.2. Вычислительные системы класса simd
- 1.5.2. Матричные вычислительные системы.
- Взаимодействие устройств
- Как cpu(apu) реагирует на прерывания
- Каскадные irq.
- Передача информации вслед за irq. Порты ввода-вывода
- Определении адресов портов использующих системой.
- Прямой доступ к памяти dma.
- Автоматическая конфигурация устройства Plug- and –Play
- Устранение конфликтов устройств
- Использование диспетчера устройств для контроля или изменения используемых устройствами ресурсов.
- Лекция 5. Организация памяти в вычислительных системах.
- Организация озу (ram) компьютера
- Динамическое озу(ram) dram
- Статическое озу(ram) sram
- Компоновка модулей ram
- Банки памяти
- Скоростной показатель работы микросхем памяти
- Чередование адресов памяти
- Ускоренный страничный обмен fpm
- Синхронная динамическая озу sdram.
- Лекция №6 Тема: Архитектура современных лвс
- (2) Описание архитектуры построения современных лвс
- Типовые проекты
- Классификация лвс
- Лекция 7 архитектура информационно-вычислительных сетей
- Классификация ивс
- 22.2. Методы передачи данных
- Лекция 9.
- Лекция 10
- Методы доступа к сети лвс