7.1.1 Блок мікропрограмного керування
Регістр команд RGK призначений для прийому, зберігання та видачі коду команди. Для реалізації RGK використовуємо ІМС КМ1804ИР2.
Умовно-графічне позначення регістра і поле мікрокоманди керування ним показано на рис.17.
Рис.17
Кількість ІМС ИР2, які необхідні для реалізації регістра RGK, дорівнює:
n/nИР2=24/8=3
Перетворювач початкової адреси ППА виконує функцію декодера КОП. Реалізується на ВІС КР556РТ4А (рис.18).
Рис.18
Мультиплексор логічних умов MX ЛУ призначений для комутації логічних умов (ЛУ) ПА1, ПА2, ПА3, N, Z, NZ, Т на вхід “СС” ВІС ВУ4. Для вибору ЛУ використовується поле MS в полі мікрокоманди БМК. Розрядність поля визначається за формулою:
nMS=]log2(L+1)[
де L - кількість логічних умов. У нашому випадку L=7.
nMS=]log2(7+1)[=3
Кодування логічних умов в полі MS наведено у табл.5.
Таблиця 5
К(MS) |
ЛУ |
|
000 |
“1” |
|
001 |
N |
|
010 |
Z |
|
011 |
NZ |
|
100 |
ПА1 |
|
101 |
ПА2 |
|
110 |
ПА3 |
|
111 |
Т |
Мультиплексор MX реалізується на ІМС КР1533КП5
.
Рис.19
Схема керування послідовністю МК призначена для генерації адрес МК і реалізується на ВІС КМ1804ВУ4.
Рис. 20. УГП СКПМК1804ВУ4
Мікрокоманда керування ВІС ВУ4 має таку структуру:
16 |
ВУ4 |
0 |
||||||||||||||||
3 |
I |
0 |
6 |
A |
0 |
2 |
MS |
0 |
CI |
CC |
COM |
|||||||
16 |
13 |
12 |
6 |
5 |
3 |
2 |
1 |
0 |
Память мікрокоманд ПМК називається керуючою і призначена для зберігання мікропрограм операцій. Орієнтована ємність ПМК 66 комірок. Розрядність комірок ПМК відповідає розрядності МК. Реалізується як ПЗП (ROM) на ВІС КР556РТ17, що має організацію 0,5Кх8. (Примітка: як буде визначено пізніше, розрядність мікрокоманди становить nМК=56, отже для реалізації запамятовуючого масиву ПМК потрібно буде взяти 56/8=7 мікросхем РТ17).
Рис. 21. УГП ПЗП на ВІС КР556РТ17
Блок мультиплексорів MX призначений для комутації адрес звернень до регістрів загального призначення (РЗП), що представлені в полях R1, R2, R3 коду команди або адрес звернень до регістрів мікрокоманд, що відображені в полях A, B, C регістра RGMK (поле БОД). Структура блока MX представлена на рис.22.
Блок MX реалізується на ІМС КР1533КП11.
Поле БМК коду мікрокоманди має таку структуру:
20 |
БМК |
0 |
|||||||||||||||
RGMK |
16 |
ВУ4 |
0 |
MX |
MX |
МХ |
|||||||||||
EN |
WR |
3 |
I |
0 |
6 |
A |
0 |
2 |
MS |
0 |
CI |
CC |
COM |
A |
B |
С |
Рис.22
Функціональна схема блока MX показана на рис.23.
Рис.23
- Вступ
- 1. Система команд мікрокомпютера
- 1.1 Схема алгоритму рішення задачі
- 1.2 Програма задачі в змістовній формі
- 2. Розподіл адресного простору памяті
- 3. Визначення формату команди
- 3.1 Довжина поля КОП
- 3.2 Кодування машинних операцій
- 3.3 Вибір режиму адресації
- 3.3.1 Пряма адресація
- 3.3.2 Опесердковано-регістрова адресація
- 4. Формати команд і алгоритм функціонування мікрокомпютера
- 4.1 Формати і цикли команд
- 4.2 Схема алгоритму функціонування мікрокомпютера
- 5. Програмно-мікропрограмна модель мікрокомпютера
- 6. Мікропрограми операцій
- 6.1 Арифметичні операції
- 6.1.1 Операція «Додавання»
- 6.1.2 Операції «Множення» і «Ділення»
- 6.1.3 Операція «Множення»
- 6.1.4 Операція «Ділення»
- 6.1.5 Операція умовного переходу JNZ
- 6.1.6 Такт збереження ТО3
- 6.2 Мікропрограми тактів Твк, ТО1, ТО2
- 6.2.1 Такт вибірки команди Твк
- 6.2.2 Такти вибірки операндів То1, То2
- 6.2.3 Мікропрограма IPL
- 6.3 Такт декодування коду операції Тд
- 6.4 Розподіл адресного простору памяті мікрокоманд
- 7. Структурна схема мікрокомпютера
- 7.1 Процесор
- 7.1.1 Блок мікропрограмного керування
- 7.1.2 Блок регістрів
- 7.1.3 Блок обробки даних БОД
- 7.2 Память
- 7.2.1 Оперативна память
- 7.2.2 Постійна память
- 7.2.3 Дешифратор ПВВ
- 7.2.4 Дешифратор DC АП
- 7.3 Генератор тактових імпульсів (ГТІ)
- 8. Формат мікрокоманди
- 9. Закодована мікропрограма мікрокомпютера
- Висновки
- 1 Мета і задачі курсового проектування
- 3.7.4. Архітектура комп'ютера з доповненою системою команд
- 3.7.5. Комп'ютери зі спеціалізованою системою команд
- Пленум Вищого спеціалізованого суду.
- Голова Вищого спеціалізованого суду
- 45.Проектування та створення бази даних. Робота з таблицями.
- 37. Пленум Вищого спеціалізованого суду.
- 13. Методика проектування