7.1.2 Блок регістрів
Блок регістрів забезпечує короткочасне зберігання даних та адрес звернення до памяті. До складу блоку входять наступні регістри.
Кнопковий регістр Rкн призначений для завантаження та зберігання початкової адреси коду програми ПА=010h. Регістр Rкн реалізується на ІМС КМ1804ИР2. Кількість ІМС ИР2 визначається розрядністю фізичної адреси:
КRкн=nA/nИР2=16/8=2
Структура Rкн показана на рис.24.
Включенням регістра керує поле МК Rкн.
Рис.24
Регістри даних RDI/RDO служать для прийому/видачі з памяті/в память відповідно. Реалізуються на ІМС КМ1804ИР2. Кількість ІМС становить 24/8=3. Керування функціями RDI/RDO виконують відповідні поля МК.
Регістр адреси RA призначений для прийому з БОД адреси, її зберігання та подачі на шину адресу. Розрядність RA=nA=16. Кількість ІМС: 16/8=2. Регістром керує відповідне поле МК.
Рис.25
Поле МК “RG” має таку структуру:
|
6 |
RG |
0 |
||||||||
|
Rкн |
5 |
RDI |
4 |
3 |
RDO |
2 |
1 |
RA |
0 |
|
|
EN |
WR |
EN |
WR |
EN |
WR |
EN |
- Вступ
- 1. Система команд мікрокомпютера
- 1.1 Схема алгоритму рішення задачі
- 1.2 Програма задачі в змістовній формі
- 2. Розподіл адресного простору памяті
- 3. Визначення формату команди
- 3.1 Довжина поля КОП
- 3.2 Кодування машинних операцій
- 3.3 Вибір режиму адресації
- 3.3.1 Пряма адресація
- 3.3.2 Опесердковано-регістрова адресація
- 4. Формати команд і алгоритм функціонування мікрокомпютера
- 4.1 Формати і цикли команд
- 4.2 Схема алгоритму функціонування мікрокомпютера
- 5. Програмно-мікропрограмна модель мікрокомпютера
- 6. Мікропрограми операцій
- 6.1 Арифметичні операції
- 6.1.1 Операція «Додавання»
- 6.1.2 Операції «Множення» і «Ділення»
- 6.1.3 Операція «Множення»
- 6.1.4 Операція «Ділення»
- 6.1.5 Операція умовного переходу JNZ
- 6.1.6 Такт збереження ТО3
- 6.2 Мікропрограми тактів Твк, ТО1, ТО2
- 6.2.1 Такт вибірки команди Твк
- 6.2.2 Такти вибірки операндів То1, То2
- 6.2.3 Мікропрограма IPL
- 6.3 Такт декодування коду операції Тд
- 6.4 Розподіл адресного простору памяті мікрокоманд
- 7. Структурна схема мікрокомпютера
- 7.1 Процесор
- 7.1.1 Блок мікропрограмного керування
- 7.1.2 Блок регістрів
- 7.1.3 Блок обробки даних БОД
- 7.2 Память
- 7.2.1 Оперативна память
- 7.2.2 Постійна память
- 7.2.3 Дешифратор ПВВ
- 7.2.4 Дешифратор DC АП
- 7.3 Генератор тактових імпульсів (ГТІ)
- 8. Формат мікрокоманди
- 9. Закодована мікропрограма мікрокомпютера
- Висновки
- 1 Мета і задачі курсового проектування
- 3.7.4. Архітектура комп'ютера з доповненою системою команд
- 3.7.5. Комп'ютери зі спеціалізованою системою команд
- Пленум Вищого спеціалізованого суду.
- Голова Вищого спеціалізованого суду
- 45.Проектування та створення бази даних. Робота з таблицями.
- 37. Пленум Вищого спеціалізованого суду.
- 13. Методика проектування