ОТВЕТЫ НА ГОСы (все ответы)

1. Оперативное запоминающее устройство (озу). Статическое и динамическое озу. (схемотехника)

Запоминающие устройства - устройства, способные хранить информацию, закодированную в электрические сигналы в соответствии с уровнями логических сигналов информации.

Запоминающие устройства можно классифицировать по следующим критериям:

- по типу запоминающих элементов;

- по функциональному назначению;

- по типу способу организации обращения;

- по характеру считывания;

- по способу хранения;

- по способу организации;

По типу запоминающих элементов: полупроводниковые, магнитные, конденсаторные, оптоэлектронные, голографические, криогенные. В данном пособии рассматриваются только полупроводниковые ЗУ на микросхемах.

По типу способу организации обращения: с последовательным поиском, с прямым доступом, адресные, ассоциативные, стековые, магазинные.

По характеру считывания: с разрушением информации, без разрушения информации.

По способу хранения: статические, динамические.

По способу организации: однокоординатные, двухкоординатные, трехкоординатные, двух-трехкоординатные.

Основным элементом ЗУ является элемент памяти (ЭП), хранящий 1 бит информации. Если необходимо запоминать одновременно слово, т. е. несколько бит, то несколько ЭП объединяются в ячейку памяти (ЯП).

Существуют ИМС ЗУ как с битовой, так и со словарной организацией, т. е. шина данных (ШД) может быть как 1-разрядной, так и 4-х или 8-разрядной. ЯП объединены в массив, называемый накопителем. Обычно он организован в виде строк и столбцов и поэтому часто называется матричным накопителем. Выбор ЯП, к которой происходит обращение, производится подачей кода адреса по шине адреса (ША). Адрес подаётся на дешифратор строк и дешифратор столбцов, совместно дающих разрешения доступа к одной из ЯП.

Для записи/чтения данных применяется устройство ввода-вывода (УВВ). Данные подаются параллельно на все ЯП. Для управления УВВ используется устройство управления (УУ), вырабатывающее необходимые управляющие сигналы. В простейшем случае на ЗУ подаются сигналы CS и R/W. При CS = «1» ЗУ переводит ШД в 3-е состояние. При этом ЗУ находится в состоянии хранения. Почти все ИМС памяти имеют ШД с 3 состояниями (некоторые – с открытым коллектором). Часто ИМС имеют несколько входов CS. Сигнал R/W управляет режимом: запись (Write) или чтение (Read): "0" - запись, "1" - чтение. Часто этот вход называется WR или WE (Write Enable- разрешение записи). ШД может быть 2-направленной, т. е. общей для ввода и вывода данных или раздельной для ввода и вывода данных, т.е. отдельно входная ШД и выходная ШД.

Основные параметры микросхем ЗУ:

- Ёмкость или информационная емкость - число ЭП (бит) в одной ИМС. Обычно обозначается в виде: [число ЯП] х [разрядность ШД], например lКх4, т. е. 1024 ячеек памяти, каждая по 4 разряда данных. Микросхема на рис. 2 имеет ёмкость 4Кх8. Ёмкость современных ОЗУ достигает 64Кх8 и более.

- Быстродействие - обычно определяется временем доступа к ЯП для записи или чтения. Основное время занимает дешифрация адреса (t_A), особенно в ЗУ большой емкости, т. к. задержка дешифратора пропорционально числу разрядов. Именно поэтому применяются два дешифратора: для строк и столбцов, что позволяет уменьшить задержку в каждом DC. Ясно, что разрядности дешифраторов строк и столбцов примерно одинаковы, иначе задержка в одном из них окажется значительно больше.

Очевидно, что время доступа растёт с увеличением ёмкости ЗУ, однако современные микросхемы имеют задержку в десятки нс и даже меньше при большой ёмкости.

- Потребляемая мощность зависит от применяемой технологии (КМОП, ТТЛ, ИИЛ и др.). Часто используется относительная потребляемая мощность – мощность на 1 бит запомненной информации, измеряемая в мВт/бит или мкВт/бит.

Статические ОЗУ.

В статическом ОЗУ (SRAM) элементом памяти является триггер. Оно характеризуется тем, что может хранить информацию сколь угодно долго без обращения к нему (записи или чтения).

Характеристики SRAM в значительной степени определяются применяемой технологией.

Вследствие большой потребляемой мощности (до 1 Вт) и др. проблем, редко применяются ОЗУ серий 100, 500, 1500 (технологии ЭСЛ). Большая рассеиваемая мощность не позволяет создавать ОЗУ большой ёмкости (256х1, 32х4), а малая задержка (20 – 45 нс) в настоящее время достигается и при использовании других технологий. Даже более современная серия К6500 с использованием арсенида галлия не получили распространение.

Пример: К6500РУ1 (1Кх1, Р_потр = 1,6 Вт, t_А = 4 нс.

В настоящее время наиболее распространёнными являются статические ОЗУ, выполненные по технологии И²Л, ТТЛШ и КМОП. Реже – nМОП

ОЗУ на биполярных транзисторах чаще всего выполнены по комбинированной технологии И²Л-ТТЛ.

На рис. 3 показан ЭП И²Л-ТТЛ. Транзисторы VT1 и VТ3 являются инжекторами. ЭП представляет собой триггер на транзисторах VT2, VT4.

Если сигнал от дешифратора адреса DCA = «0», то триггер находится в состоянии хранения. Например, VT2 открыт на его коллекторе «0», который, подаваясь на базу VT4, закрывает его. Если VT4 закрыт, то «1» на его коллекторе поддерживает открытым VT2.

Если сигнал DCA = «1», то в режиме чтения состояние ЭП считывается, а в режиме записи - записывается в ЯП. Например: D = l. Если D = «l», то VT2 закрыт, т. к. на обоих эмиттерах единицы. Раз VT2 закрыт, то на его коллекторе «1», которая открывает VT4, на эмиттере которого логический «0».

Распространённой серией ОЗУ, выполненной по технологии И₂Л-ТТЛ, является 541 серия. На рис. 4 и 5 изображены ИМС 541РУ2 и 541РУЗ. Они имеют U_пит = + 5 В. I_потр = 100 мА.

Обычно 1-разрядные ОЗУ имеют раздельные входную ШД (DI – Data Input – «вход данных») и выходную ШД (DO - Data Output – «выход данных»), т. к. при этом необходимо всего 2 контакта. 4- и 8- разрядные микросхемы имеют общую двунаправленную ШД.

Рассмотрим на примере 541РУ2 таблицу истинности и временную диаграмму в режиме записи (рис. 6).

Наиболее важные временные параметры ОЗУ:

t_su (Set Up) - время установки;

t_wr (Write) - время записи;

t_h (Ноld) - время сохранения;

t_wr (Valid) - время сохранения;

t_cyw (Cycle Write) - время цикла записи;

Для 541РУ2: t_su = 50 нc, t_wr = 60 нc, t_v = 30 нc.

Время цикла записи: t_cyw = t_su + t_wr + t_wr =140 нc.

Временная диаграмма цикла чтения показана на рис. 7. В момент установки адреса должен быть задан режим чтения: CS = «0», RD/WR = «1». Спустя время t после установки адреса, на шине данных появляются данные. После того, как CS = «1», на ШД переходит в 3-е состояние.

Некоторые ИМС ОЗУ имеют модификации, например 541РУ2А, 541РУ2Б. Если в процессе проверки ОЗУ на производстве выясняется, что повреждены некоторые ЯП, находящиеся в одной строке, а остальные части микросхемы исправны, то в паспорте указывают неисправный разряд адреса.

Статические ОЗУ на МОП-транзисторах

Рассмотрим элемент памяти, выполненный по технологии КМОП (рис. 8).

Транзисторы VT2, VT3 и VT4, VT5 - инверторы, образующие триггер. VT1 и VT6 - ключи.

Если сигнал от дешифратора адреса DCA = «0», то ключи закрыты и триггер находится в состоянии хранения. Если DCA = «1», то происходит запись или чтение.

Наиболее распространённой серией из отечественных, выполненных на элементах КМОП является серия 537, включающая в себе целый ряд микросхем ОЗУ: 537РУ1...РУ19. Эти микросхемы имеют U_пит = + 5 В и их логические уровни совместимы с ТТЛ-сериями. В качестве примера рассмотрим ОЗУ 537РУ9 (2Кх8, рис. 9).

Как и для всех серий КМОП, для 537 серии характерно малое потребление, причём при хранении информации без обращения I_потр снижается до 2мА. Кроме того, многие ОЗУ допускают хранение информации при пониженном до 2-3 В напряжении питания, что позволяет использовать встроенные аккумуляторы.

Элементы памяти КМОП позволяют увеличить степень интеграции, т. е. ёмкость ОЗУ. В настоящее время ОЗУ на элементах КМОП является наиболее распространёнными.

Большинство микросхем серии 537 является синхронными или тактируемыми (в отличие от микросхем на биполярных транзисторах, являющихся асинхронными). На входе ША стоит параллельный регистр, запись в который производится по заднему фронту сигнала CS, следовательно, любое обращение к ОЗУ требует подачи импульса на вход CS для запоминания нового адреса.

Таблица истинности для 537РУ9

Назначение управляющих сигналов:

СS = 1 – хранение, независимо от остальных входов.

CS = 0: при WE = 0 – запись, если WE = 1 – чтение; (WE – Write Enable – «разрешение записи»).

OE (Output Enable – «разрешение выхода»). При ОЕ = 1 шина данных в третьем состоянии.

Статическое ОЗУ на элементах памяти КМОП характеризуется меньшим быстродействием, например для 537РУ9 t_cyw = 350 нc. Однако многие современные микросхемы при большой ёмкости имеют время цикла в пределах десятков наносекунд.

Менее распространены статические ОЗУ на элементах пМОП (серия 132). Они имеют более высокие быстродействие и потребление. Среди них есть и синхронные, и асинхронные.

Динамические ОЗУ

Элементом памяти динамического ОЗУ (DRAM) является конденсатор. Будучи изолированным от шин, конденсатор способен сохранять уровень напряжения. В качестве конденсатора используются собственные ёмкости МОП-транзисторов. Т. к. один конденсатор занимает меньшую площадь на кристалле, чем триггер, то в среднем микросхемы DRAM имеют значительно большую ёмкость, чем микросхемы SRAM. Информационная ёмкость современных ИМС DRAM достигает единиц мегабит. В современных компьютерах именно DRAM используется для построения оперативной памяти.

Достоинства DRAM требуют определённой «платы» и имеют проблемы, отличающиеся от SRAM.

Прежде всего, любой конденсатор не может быть идеально изолирован и имеет токи утечки. Вследствие утечки, напряжение на конденсаторе падает, и он разряжается по экспоненциальному закону, значение уровня в ЭП изменяется. Поэтому микросхемы DRAM требуют периодического восстановления информации, называемого регенерацией (refresh). При регенерации содержимое ЭП поочерёдно считывается в триггер, называемый «усилитель-регенератор», где восстанавливается его значение до «нормального» уровня, а затем вновь записывается в ЭП.

Каждая строка матрицы накопителя имеет свой усилитель-регенератор. При обращении к любому ЭП какой-либо строки автоматически происходит регенерация всех элементов данной строки. Период регенерации t_ref, т. е. период, в течение которого конденсатор еще сохраняет «верное» значение, составляет несколько наносекунд, но в современных микросхемах DRAM достигает десятков нс.

Т.о., DRAM не позволяют хранить информацию длительное время без обращения или регенерации. В принципе, при достаточно частом обращении к каждой строке накопителя, никакой регенерации не требуется, однако в большинстве случаев нельзя предсказать, как часто будет происходить обращение к ОЗУ. Поэтому, кроме режимов записи и считывания, в динамическом ОЗУ существует и режим регенерации.

Из сказанного выше ясно, что микросхемы динамических ОЗУ имеют значительно более сложные схемы управления и синхронизации. Однако это окупается увеличением информационной ёмкости.

Рассмотрим более подробно особенности микросхем DRAM. Почти все ИМС DRAM имеют одинаковые схемы управления. Среди отечественных, наиболее расстроенной серией является серия 565, содержащая целый ряд микросхем DRAM. ИМС серии 565 являются 1-разрядными, среди зарубежных ИМС существует ряд 4-разрядных и 8-разрядных. ИМС серии 565 имеют U_пит = + 5 В, логические уровни напряжения – как у ТТЛ.

Одной из особенностей микросхем DRAM является использование мультиплексированной ША. Для уменьшения числа контактов адрес подаётся на ОЗУ по частям: сначала адрес строки затем, на те же контакты, адрес столбца. Каждый адрес записывается в свой регистр.

Адреса строк записываются в регистры RG по заднему фронту сигнала RAS (Row Address Select – «выбор адреса строки»). Адреса столбцов записывается в свой RG по заднему фронту сигнала СAS (Column Address Select – «выбор адреса столбца») – см. рис 11.

Пример микросхемы динамического ОЗУ 565РУ5 показан на рис.12.

B компьютерах для оптимального использования памяти и шин используются различные способы и алгоритмы регенерации. Простейшим является так называемый режим ROR (RAS only, т. е. регенерация только импульсами RAS). При регенерации подаются только адреса строк, т. е. младшие адреса подаются синхронно с импульсом RAS (см. рис.13). При этом CAS = «1».

Считается, что в среднем регенерация занимает примерно 3% времени работы ОЗУ.

На рис. 14 показаны варианты временных диаграмм работы DRAM в режимах записи и чтения.

По заднему фронту импульса RAS запоминается младшая часть адреса A₀ - А₇, по заднему фронту CAS – старшая часть A₈ - А₁₅. Во время импульса записи адрес и данные должны быть установлены на шинах.

Адрес при чтении записывается аналогично. После того, как на вход записи подана «1», с задержкой на шине данных DO появляются выходные данные.

Существуют микросхемы DRAM со встроенным внутренним устройством регенерации. Для пользователя они ничем не отличаются от обычного статического ОЗУ.

Содержание