logo
Пособие_VHDL

2.1. Типовая последовательность выполнения работы.

  1. Открыть пакет Quartus II.

  2. Установить вид меню (далее будем для определенности пользоваться видом MAX+PLUSII по желанию конечно можно использовать «стандартный» вид Quartus II). Для установки вида меню выбирать Tools/ Customize/ MAX+PLUS II.

  3. Перенести требуемые файлы в рабочий директорий проекта.

  4. В текстовом редакторе пакета создать новые или модифицировать существующие файлы в соответствии с заданием.. Создать описание схемы в соответствии с индивидуальным заданием (см. раздел II). Имя файла вершины проекта должно совпадать с именем ENTITY.

  5. Создать новый проект – File / New Project Wizard, его месторасположение тот директорий, где сохранен исходный файл, имя проекта прерогатива разработчика .

  6. Установить в качестве целевой микросхемы (Assignments/ Device) микросхему семейства Cylone III, EP3C16F484C6. Назначение (расположение) внешних контактов проекта оставить «по умолчанию». Компилировать проект (Processing / Start Compilation либо MAX+PLUS II / compilation).

  7. Оценить затраты на реализацию проекта Processing / Compilation Report.

  8. Просмотреть RTL вид проекта – Tools / Netlist Viewer / RTL Viewer – Tools / Technology Map View.

  9. Оценить временные характеристики реализации проекта – MAX+PLUS II / timing analyzer

  10. Просмотреть расположение проекта в заданной ИС – MAX+PLUS II / Floorplan Editor.

  11. Моделировать поведение разработанной схемы – вызвать редактор MAX+PLUS II / Waveform Editor, установить время моделирования, установить шаг моделирования, сохранить файл с именем проекта. Вызвать сохраненный проект, вставить имена контролируемых и управляющих сигналов, задать поведение для входных управляющих сигналов, запустить на моделирование – MAX+PLUS II/ Simulation, либо Processing/ Start Simulation. Убедиться в правильности функционирования.

  12. Выполнить назначение входных и выходных контактов в соответствии с заданием и приложением II. Для ускорения работы можно вставить фрагмент D0_qsf.txt в файл проекта *.qsf. Имена контактов либо необходимо изменить в соответствии с принятыми в проекте, либо сразу следовать этим именами в нём. Компилировать проект.

  13. Подключить учебный стенд к ПК и источнику питания в соответствии с инструкцией по работе со стендами.

  14. Инсталлировать подключение кабеля, вызвав программу JTOOLS.

  15. Загрузить конфигурацию в ПЛИС.

  16. Проверить работу системы в реальных условиях.

Программное обеспечение Quartus II предоставляет полный цикл для создания высокопроизводительных систем на кристалле. Quartus II объединяет в себе проектирование, синтез, размещение элементов, трассировку соединений и верификацию, связь с системами проектирования других производителей. Quartus II включает средства отладки проекта, как с использованием реальной схемы, так и с использованием её модели, что обеспечивает высокое качество отлаживаемой аппаратуры. На рис. 1 показано главное окно САПР Quartus II. Project navigator – отображает иерархию проекта, содержащиеся в нем файлы и блоки проекта (на рисунке под цифрой 1). В центре окна располагаются основные окна редактирования файлов описания на языке vhdl, временных диаграмм и так далее (на рисунке под цифрой 2). В верхней части окна содержится меню и рабочая панель с наиболее часто используемыми кнопками (на рисунке под цифрой 3). Нижняя часть окна содержит окна, в которые выводятся различные информационные сообщения, а так же сообщения об обнаруженных ошибках и проблемах (на рисунке под цифрой 4). Далее будут перечислены основные пункты меню, используемые в данной лабораторной работе и их предназначение.

Рисунок 1. Главное окно САПР Quartus II

Меню File:

Меню Assignments:

Меню Processing:

Меню Tools:

Отладка созданных проектов может производиться в два этапа: моделирования проекта и отладка на реальной схеме. Подсистема моделирования (Simulator) пакета Quartus II моделирует выходные сигналы, соответствующие реакции проекта на заданные входные воздействия, которые задаются в графическом виде с помощью редактора временных диаграмм (Waveform Editor). Отладка проекта на реальной схеме может производиться с помощью встроенного логического анализатора Signal Tap II Logic Analyzer. Использование встроенного логического анализатора – это один из способов внутрикристальной отладки проекта, когда остаются неиспользованные ресурсы ИС.