Регистр

Логическая схема 3-х разрядного регистра с вентилями (схемами «AND») для ввода и считывания информации показана на рис. 6.13.

Рис. 6.13 Логическая схема регистра

В каждом i-м разряде регистр содержит R-S триггер Тi и подключенную к нему для считывания информации схему AND-вентиль. Считывание информации из регистра при подаче импульса считывания, опрашивающего схемы «AND» всех триггеров, на разрядные выходы a_i поступит «1» через те вентили, триггера которых были в состоянии «1». Запись информации в регистр может выполняться в однотактном или двухтактном режимах. В однотактном режиме на соответствующий вход каждого триггера подается «1». В двухтактном режиме все входы R всех триггеров подключаются к одному проводу установки «0», по которому сначала все триггеры обнуляются, а затем на входы S тех триггеров, которые нужно установить в «1», подается соответствующий импульс.

Счетчик

На рис. 6.14 показана логическая схема 4-х разрядного двоичного счетчика. Этот счетчик 16-м импульсом сбрасывается в 0.

Рис. 6.14 Логическая схема двоичного счетчика

На счетный вход каждого следующего триггера через вентили пройдет импульс со входа счетчика только, если все предыдущие триггера стояли в состоянии «1». На рис. 6.15 показана логическая схема десятичной тетрады двоично-десятичного счетчика – он представляет собой двоичный счетчик с циклом обнуления через 10 импульсов (считает от 0 до 9).

Рис. 6.15 Логическая схема тетрады двоично-десятичного счетчика

Импульс обнуления счетчика формируется от каждого 10-го импульса, поступающего на вход счетчика (при наличии в счетчике кода 1001, то есть 9). Запись информации в счетчик не через счетный вход и считывание показаний счетчика выполняется так же, как в двоичном регистре.