8.2.1 Сегментация памяти мп i8086.
Важнейшей концепцией, существенной для понимания архитектуры памяти ПЭВМ, является тот факт, что МП семейства Intel 80х86 не используют простой линейной адресации. Вместо этого они формируют физический адрес памяти, комбинируя адрес сегмента с адресом смещения. Результатом является абсолютный адрес, который может находится где угодно внутри адресного пространства реального режима ПК, составляющего 1Мб.
Основными причинами использования в МП сегментированной памяти являются следующие.
В мультизадачной среде, которая например обеспечивается МП 80286, 386, 486 в защищенном режиме, сегментация памяти позволяет физически изолировать друг от друга разные вычислительные процессы. Память разделяется на сегменты переменной длины и каждому процессу отводится один или более сегментов. Если один процесс пытается получить доступ к сегменту, относящемуся к другому процессу, то операционная система, как правило, завершает этот процесс с выдачей ошибки специального типа, названной ошибкой общей защиты.
В МП 8086, который не поддерживает мультизадачность, сегментация была введена по более простой причине. МП должен был иметь 16-битовые регистры для совмещения c более ранними МП фирмы Intel, при этом ему необходимо было генерировать 20-битный адрес с тем, чтобы он мог использовать все 20 адресных линий. Для формирования 20-разрядного адреса с помощью 16-ти разрядных регистров и был разработан специальный механизм сегментации памяти.
Сущность сегментации состоит в том, что память представляется в виде сегментов (областей) размером 64 кБ. В этом случае, для адресации ячейки памяти внутри сегмента можно задавать два адреса: адрес начала сегмента и относительный адрес ячейки - смещения.
Очевидно, что для адресации ячейки памяти внутри сегмента необходим 16-ти разрядный адрес. Адрес начала сегмента в общем случае является 20-ти разрядным. Физический адрес определяется суммированием:
Физический адрес = сегмент(20) + смещение(16)
В случае если начало сегмента расположить в ячейках памяти, адреса которых содержат нули в 4-х младших битах (такие ячейки памяти называют границами параграфов), то для адресации сегмента будет также достаточно 16-ти разрядов шины. Указанное условие является единственным применимым при размещении сегментов в памяти.
Пара 16-ти разрядных адресов сегмент:смещения (seg:offset) называется логическим адресом.
Физический адрес памяти образуется суммированием смещения и сегментного адреса сдвинутого на 4 бита. Механизм формирования физического адреса представлен на рис.8.1.
В любой момент МП может обращаться к ячейкам четырех сегментов, которые называются текущими сегментами кода (программы), данных, стека и дополнительного сегмента данных (экстрасегмента). Для хранения сегментных адресов используются сегментные регистры, младшие разряды сегментных регистров не хранятся (нули), но подразумеваются.
Рис.8.1.
- Эвм и вычислительные системы».
- Часть I.
- Лекция №1 общие сведения о микропроцессорах и микропроцессорных системах.
- Предисловие
- 1.1 . Основные определения и классификация микропроцессорных систем.
- 1.2. Однокристальные мп.
- 1.2.1 Краткий исторический обзор развития.
- Лекция №2 обзор микропроцессоров фирм клонмейкеров. Современный уровень развития однокристальных микропроцессоров.
- 2.1. Микропроцессоры-клоны.
- 2.2. Современные универсальные однокристальные микропроцессоры.
- Процессоры Pentium II.
- 2.2.1. Процессоры фирмы amd
- 2.2.2.ПроцессорыфирмыCyrix.
- 2.2.3. Сравнительный анализ мп различных семейств.
- 2.2.4. Перспективы развития.
- 2.3. Программируемые микроконтроллеры.
- Лекция №3 обзор микропроцессоров с микропрограммным управлением и микропроцессоров с сокращенным набором команд.
- 3.1. Мп с микропрограммным управлением.
- 3.2. Мп с сокращенным набором команд.
- 3.2.1. Risc-процессоры: предпосылки создания.
- 3.2.2. Принципы risc
- 3.2.3. Особенности risc-процессоров.
- 3.2.4. Представители группы risc-процессоров.
- 3.2.5. Цифровые процессоры обработки сигналов.
- Лекция №4 представление информации в мпс.
- 4.1. Способы кодирования информации в мпс.
- 4.2 Двоичный формат.
- 4.3. Двоично-десятичная система кодирования.
- 4.4. Шестнадцатиричная система счисления.
- 4.4. Формат с плавающей точкой.
- 4.5. Кодирование команд.
- Лекция №5 архитектура мп и мпс.
- 5.1. Понятие организации и архитектуры мп и мпс.
- 5.2 Обобщенная функциональная схема мп.
- 5.2.1 Устройство управления на основе аппаратной реализации.
- 5.2.2. Программируемая логическая матрица.
- Лекция №6 архитектура мп и мпс.(продолжение)
- 6.1. Функциональная схема однокристального мп.
- 6.2 Структура адресного пространства мпс.
- 6.3 Взгляд программиста на адресное пространство.
- 6.4 Понятие стека.
- Лекция №7 способы адресации
- 7.1 Основные определения.
- 7.2 Однокомпонентные способы адресации.
- 7.2.1 Прямой способ адресации.
- 7.2.3 Способы адресации с автомодификацией.
- 7.3 Многокомпонентные способы адресации.
- Лекция №8 основы проограммирования на языке ассемблера для мп i8086.
- 8.1. Формат команд на языке встроенного ассемблера.
- 8.2. Архитектура мп i8086.
- 8.2.1 Сегментация памяти мп i8086.
- 8.2.2 Структура мп i8086.
- 8.2.3 Устройство шинного интерфейса.
- 8.2.4 Операционное устройство(оу).
- 8.3 Основные команды языка Ассемблер для мп i8086.
- 8.3.1 Команды пересылки данных.
- Лекция №9 основы проограммирования на языке ассемблера для мп i8086. (продолжение).
- 9.1. Арифметические команды.
- 9.2. Логические команды.
- 9.3. Команды передачи управления.
- 9.4. Команды управления мп.
- Лекция №10 запоминающие устройства.
- 10.1 Основные характеристики полупроводниковых запоминающих устройств.
- 10.2 Способы организации бис зу.
- 10.3 Классификация полупроводниковых зу.
- 10.3.1. Статические озу (Static Random Access Memory).
- 10.3.2. Озу динамического типа (Dynamic Random Access Memory dram).
- 10.3.4. Кмоп - озу.
- Лекция №11 запоминающие устройства. (продолжение)
- 11.1. Постоянные зу. (Read Only Memory - rom).
- 11.2. Flash-память.
- 11.3. Корпуса модулей зу.
- 11.4. Наращивание объема и разрядности памяти, построенной на полупроводниковых зу.
- Лекция № 12 организация магистралей мпс.
- 12.1 Типы магистралей мпс.
- 12.2 Циклы обращения к магистрали.
- 12.3 Примеры архитектур системных магистралей современных мпс.
- Лекция №13 методы расширения адресного пространства мпс.
- 13.1 Предварительные замечания.
- 13.2 Метод окна.
- 13.3 Метод базовых регистров.
- 13.4 Метод банков.
- 13.5 Метод виртуальной памяти.
- Лекция №14 система прерываний.
- 14.1 Понятие системы прерываний, классификация систем прерываний.
- 14.2. Организация радиальной системы прерываний.
- 14.3. Расширение радиальной системы прерываний методом поллинга.
- 14.4. Организация векторной системы прерываний.
- Лекция №15 организация связи мпс с переферийными устройствами.
- 15.1. Классификация способов обмена информацией в мпс.
- Прямой ввод/ вывод
- 15.3 Условный ввод-вывод.
- 15.4. Режим прямого доступа к памяти.
- Лекция №16 интерфейсы мпс.
- 16.1. Принципы организации и классификация интерфейсов.
- 16.2. Элементная база интерфейсов.
- 16.3. Средства параллельного ввода/вывода.
- Лекция №17 расширитель интерфейса для ibm-совместимых пк. Программируемый интервальный таймер.
- 17.1. Расширитель интерфейса рс на основе ппа кр580вв55.
- 17.2 Программируемый интервальный таймер.
- 17.3. Модуль преобразования цифрового кода в шим-сигнал на базе пит.
- Лекция №18 интерфейсы последовательной связи.
- 18.1. Общая характеристика последовательной связи.
- 18.2. Асинхронные последовательные интерфейсы.
- 18.3. Бис для организации последовательного интерфейса.
- 18.4. Модем.
- 18.5. Стандарты физической связи. Стандарт rs -232- c.