3.2.4. Представители группы risc-процессоров.
Познакомимся поближе с конкретными представителями группы RISC-процессоров. Начнем с изделий, которые многими рассматриваются как реальная альтернатива процессорам семейства х86. Это — продукция альянса Apple-IBMMotorola, объединенная названием PowerPC.
Осенью 1991 г компании Apple, IBM и Motorola сообщили о решении создать семейство RISC-процессоров широкого спектра назначения — от серверов верхнего уровня и рабочих станций до настольных и переносных компьютеров. За основу проекта был взят процессор Power (Performance Optimized With Enhanced RISC) фирмы IBM, разработанный ею для своих широко известных рабочих станций RS/6000. И в 1993г. был продемонстрирован новый процессор, получивший название PowerPC 601. Данный процессор содержал на кристалле площадью 121мм2 2,8 млн. транзисторов и работал на частотах 50, 66 и 80 МГц.
PowerPC 601 относится к суперскалярным структурам — за один такт может выполнять до трех команд. Он оперирует с 8-, 16- и 32- битными целыми данными, а также с 32- и 64-битными числами с плавающей запятой. Его производительность на целочисленных тестах примерно соответствует производительности процессора Pentium с той же тактовой частотой, а на тестах с плавающей запятой — примерно на треть выше.
На кристалле PowerPC 601 располагаются три исполнительных устройства: целочисленное (IU), для операций с плавающей запятой (FPU) и для обработки переходов (BPU). Работают они параллельно, в значительной мере независимо друг от друга, благодаря чему процессор и может во многих случаях (но не всегда) выполнять три команды за один такт.
Помимо названных устройств, на кристалле располагаются кэш-память команд и данных объемом 32 Кбайт и устройство управления памятью (MMU). Процессор имеет 64-битную шину данных и 32-битную адресную шину. При работе с памятью он поддерживает как потактовую, так и пакетную передачу данных. Последняя характеризуется тем, что адресная информация устанавливается на выводах процессора и считывается только в начале передачи. После этого передаются 16 байт, располагающиеся в памяти непосредственно друг за другом. Отметим, что устройство обмена с памятью имеет раздельные буферы для чтения и для записи. Это позволяет процессору не тормозить свою работу, если, например, в настоящий момент запись в память по каким-то причинам невозможна — процессор заносит данные в буфер и продолжает выполнять программу.
Команды из кэш-памяти поступают в устройство подготовки команд, содержащее очередь из восьми команд и BPU. Устройство подготовки определяет адрес следующей считываемой команды, управляет опережающим считыванием команд и блокировкой конвейера. BPU просматривает нижнюю половину очереди и предсказывает вероятное расположение команды, на которую будет произведен переход. Выполнение команд за предполагаемой точкой условного перехода начинается до момента точного предсказания адреса перехода, но не доводится до 'конца. Если эти команды должны выполняться в BPU, они только декодируются, а если — в FPU и IU, выполняются вплоть до стадии обратной записи в регистры, которая осуществляется после того, как станет известно, что переход предсказан правильно. В противном случае (переход предсказан неверно) устройство считывания стирает все следы начавшегося выполнения команд и считывает команды по правильному адресу.
Процессоры PowerPC 601 были положены фирмой Apple в основу своих компьютеров PowerMacintosh 6100/60, PowerMacintosh 7100/66. Впервые Apple предложила своим пользователям машины с процессорами, не уступающими, а кое в чем и превосходящими системы с процессорами х86. Однако несовместимость PowerPC 601 с миллионами программ для х86 все еще является фактором, сдерживающим их использование.
Промышленный выпуск 32-битных RISC-процессоров освоили также и фирмы Inmos (так называемые транспьютеры) и Acorn (АRМ - Acorn Risc Machine).
Хотя транспьютер и является одиночным процессором однако, он не рассчитан на работу в однопроцессорной конфигурации, и ориентирован на параллельную работу нескольких транспьютеров. Подобная конфигурация теоретически обеспечивает линейный рост производительности при увеличении числа процессоров, например, удвоение числа транспьютеров удваивает число команд, выполняемых за 1 сек. Для организации связи с другими транспьютерами, каждый транспьютер имеет четыре последовательных двунаправленных канала связи (линка). Благодаря прямому доступу к памяти, обмен данными по каналам связи может осуществляться одновременно с работой остальных устройств транспьютера. В настоящее время существуют три семейства транспьютеров: Т2 (Т212,Т222,М212), Т4(Т414,Т425), Т8(Т800,Т805).
- Эвм и вычислительные системы».
- Часть I.
- Лекция №1 общие сведения о микропроцессорах и микропроцессорных системах.
- Предисловие
- 1.1 . Основные определения и классификация микропроцессорных систем.
- 1.2. Однокристальные мп.
- 1.2.1 Краткий исторический обзор развития.
- Лекция №2 обзор микропроцессоров фирм клонмейкеров. Современный уровень развития однокристальных микропроцессоров.
- 2.1. Микропроцессоры-клоны.
- 2.2. Современные универсальные однокристальные микропроцессоры.
- Процессоры Pentium II.
- 2.2.1. Процессоры фирмы amd
- 2.2.2.ПроцессорыфирмыCyrix.
- 2.2.3. Сравнительный анализ мп различных семейств.
- 2.2.4. Перспективы развития.
- 2.3. Программируемые микроконтроллеры.
- Лекция №3 обзор микропроцессоров с микропрограммным управлением и микропроцессоров с сокращенным набором команд.
- 3.1. Мп с микропрограммным управлением.
- 3.2. Мп с сокращенным набором команд.
- 3.2.1. Risc-процессоры: предпосылки создания.
- 3.2.2. Принципы risc
- 3.2.3. Особенности risc-процессоров.
- 3.2.4. Представители группы risc-процессоров.
- 3.2.5. Цифровые процессоры обработки сигналов.
- Лекция №4 представление информации в мпс.
- 4.1. Способы кодирования информации в мпс.
- 4.2 Двоичный формат.
- 4.3. Двоично-десятичная система кодирования.
- 4.4. Шестнадцатиричная система счисления.
- 4.4. Формат с плавающей точкой.
- 4.5. Кодирование команд.
- Лекция №5 архитектура мп и мпс.
- 5.1. Понятие организации и архитектуры мп и мпс.
- 5.2 Обобщенная функциональная схема мп.
- 5.2.1 Устройство управления на основе аппаратной реализации.
- 5.2.2. Программируемая логическая матрица.
- Лекция №6 архитектура мп и мпс.(продолжение)
- 6.1. Функциональная схема однокристального мп.
- 6.2 Структура адресного пространства мпс.
- 6.3 Взгляд программиста на адресное пространство.
- 6.4 Понятие стека.
- Лекция №7 способы адресации
- 7.1 Основные определения.
- 7.2 Однокомпонентные способы адресации.
- 7.2.1 Прямой способ адресации.
- 7.2.3 Способы адресации с автомодификацией.
- 7.3 Многокомпонентные способы адресации.
- Лекция №8 основы проограммирования на языке ассемблера для мп i8086.
- 8.1. Формат команд на языке встроенного ассемблера.
- 8.2. Архитектура мп i8086.
- 8.2.1 Сегментация памяти мп i8086.
- 8.2.2 Структура мп i8086.
- 8.2.3 Устройство шинного интерфейса.
- 8.2.4 Операционное устройство(оу).
- 8.3 Основные команды языка Ассемблер для мп i8086.
- 8.3.1 Команды пересылки данных.
- Лекция №9 основы проограммирования на языке ассемблера для мп i8086. (продолжение).
- 9.1. Арифметические команды.
- 9.2. Логические команды.
- 9.3. Команды передачи управления.
- 9.4. Команды управления мп.
- Лекция №10 запоминающие устройства.
- 10.1 Основные характеристики полупроводниковых запоминающих устройств.
- 10.2 Способы организации бис зу.
- 10.3 Классификация полупроводниковых зу.
- 10.3.1. Статические озу (Static Random Access Memory).
- 10.3.2. Озу динамического типа (Dynamic Random Access Memory dram).
- 10.3.4. Кмоп - озу.
- Лекция №11 запоминающие устройства. (продолжение)
- 11.1. Постоянные зу. (Read Only Memory - rom).
- 11.2. Flash-память.
- 11.3. Корпуса модулей зу.
- 11.4. Наращивание объема и разрядности памяти, построенной на полупроводниковых зу.
- Лекция № 12 организация магистралей мпс.
- 12.1 Типы магистралей мпс.
- 12.2 Циклы обращения к магистрали.
- 12.3 Примеры архитектур системных магистралей современных мпс.
- Лекция №13 методы расширения адресного пространства мпс.
- 13.1 Предварительные замечания.
- 13.2 Метод окна.
- 13.3 Метод базовых регистров.
- 13.4 Метод банков.
- 13.5 Метод виртуальной памяти.
- Лекция №14 система прерываний.
- 14.1 Понятие системы прерываний, классификация систем прерываний.
- 14.2. Организация радиальной системы прерываний.
- 14.3. Расширение радиальной системы прерываний методом поллинга.
- 14.4. Организация векторной системы прерываний.
- Лекция №15 организация связи мпс с переферийными устройствами.
- 15.1. Классификация способов обмена информацией в мпс.
- Прямой ввод/ вывод
- 15.3 Условный ввод-вывод.
- 15.4. Режим прямого доступа к памяти.
- Лекция №16 интерфейсы мпс.
- 16.1. Принципы организации и классификация интерфейсов.
- 16.2. Элементная база интерфейсов.
- 16.3. Средства параллельного ввода/вывода.
- Лекция №17 расширитель интерфейса для ibm-совместимых пк. Программируемый интервальный таймер.
- 17.1. Расширитель интерфейса рс на основе ппа кр580вв55.
- 17.2 Программируемый интервальный таймер.
- 17.3. Модуль преобразования цифрового кода в шим-сигнал на базе пит.
- Лекция №18 интерфейсы последовательной связи.
- 18.1. Общая характеристика последовательной связи.
- 18.2. Асинхронные последовательные интерфейсы.
- 18.3. Бис для организации последовательного интерфейса.
- 18.4. Модем.
- 18.5. Стандарты физической связи. Стандарт rs -232- c.