3.2.5. Цифровые процессоры обработки сигналов.

В рамках процессоров третьего класса в середине 80-х годов сформировалось самостоятельное направление, которое объединяет специализированные микропроцессоры для цифровой обработки сигналов – ЦПОС (цифровые процессоры обработки сигналов). Цифровая обработка сигналов охватывает широчайший спектр практических приложений. К ним относятся цифровая фильтрация , кодирование и декодирование информации, распознавание звука и речи, обработка изображений, спектральный анализ, цифровая звукотехника, медицина, измерительная техника, управляющие системы.

Чем же отличается ЦПОС от обычного МП? В первую очередь архитектурой и системой команд. В основу построения ЦПОС положены следующие принципы:

- использование гарвардской архитектуры;

- сокращение длительности командного цикла;

- применение конвейеризации;

- применение аппаратного умножителя;

- включение в систему команд специальных команд цифровой обработки сигналов.

Гарвардская архитектура подразумевает хранение программ и данных в двух раздельных запоминающих устройствах. Соответственно на кристалле имеются раздельные шины адреса и данных ( в некоторых процессорах – несколько раздельных шин адреса и данных). Это позволяет совмещать во времени выборку и исполнение команд.

Короткий командный цикл. Работа в реальном времени требует высокой производительности процессора. С развитием полупроводниковой технологии длительность командного цикла снижается.

Для сокращения командного цикла используется уже известный нам конвейерный режим. Обычно применяется двух- или трехкаскадный конвейер, что позволяет на разных стадиях выполнения одновременно обрабатывать две или три инструкции.

Аппаратный умножитель применяется для сокращения времени выполнения одной из основных операций цифровой обработки сигналов – операции умножения. В процессорах общего назначения эта операция реализуется за несколько тактов сдвига и сложения и занимает много времени, а в ЦПОС благодаря специализированному умножителю – за один командный цикл.

Специальные команды цифровой обработки сигналов. Система команд сигнальных процессоров оптимизирована для выполнения базовых задач цифровой обработки сигналов: умножение с накоплением, битовые операции (для графики); инверсия бит адреса (для БПФ), кольцевые буфера (для фильтров) и многое другое.

Семейство ЦПОС, насчитывающее в настоящее время около трех десятков изделий, можно разбить на следующие основные классы:

- однокристальные ЦПОС с аналоговыми устройствами ввода-вывода ( так называемые аналоговые микропроцессоры К1813ВЕ1, i2920, AN-7910 (AMD));

- комплект специализированных кристаллов, используемых с центральным процессором, каждый из которых предназначен для решения задач по обработке сигналов ( фильтрация, быстрое преобразование Фурье и т.д.) , ( К 1815, S 2811 фирмы AMI);

- приборы ЦПОС, обладающие возможностями универсальных МП. Примером таких ЦПОС являются приборы серии TMS 320 фирмы Texas Instruments, MB8764 фирмы Fujitsu.

В развитии ЦПОС третьей группы выделяют три поколения.

Наиболее ярким представителем универсальных ЦПОС первого поколения является МП ТMS32010 фирмы Texas Instruments (TI), выпуск которого начался в 1982г.

TMS32010 оперирует 16-ти разрядными словами и способен выполнять 5 млн. операций умножения или сложения в секунду. Основными характеристиками МП первого поколения семейства TMS являются:

- длительность командного цикла – 160-280нс;

- ОЗУ объемом 144 или 256 слов;

- ПЗУ программ объемом 1,5 К или 4 К слов;

- Разрядность арифметико-логического устройства и аккумулятора–32;

- Умножитель 16 Х 16 с 32 – разрядным результатом;

- Восемь 16-ти разрядных портов для устройств ввода-вывода.

В середине 80-х годов появились сигнальные процессоры второго поколения. Повышение степени интеграции микросхем позволило значительно расширить функции ЦПОС. Особо следует отметить увеличение скорости выполнения команд и распараллеливание обработки данных. Ко второму поколению изделий фирмы TI относятся МП TMS32020, TMS320C25 и их модификации. МП TMS320C25 может выполнять 10млн. операций в секунду. Объем встроенного ОЗУ составляет 544 16-разрядных слова. Предусмотрена возможность подключения внешней памяти программ и внешней памяти данных объемом до 128 К слов. По сравнению со своими предшественниками процессоры второго поколения обладают в 2-4 раза большим быстродействием.

Ко второму поколению относятся также выпущенные позже 16-разрядные ЦПОС TMS320C5X фирмы TI и ADSP21xx фирмы Analog Devices. Указанные процессоры имеют архитектуру в основном похожую на своих предшественников, но расширенную дополнительными возможностями. В этих процессорах реализованы три режима энергопотребления: активный, периферийный и “спящий”. Активный режим потребления является основным, потребление в этом режиме составляет 1,5 мА/MIPS для 3В процессора. В периферийном режиме центральный процессор останавливается, работают только периферийные устройства, при этом энергопотребление составляет приблизительно 0,25 мА/MIPS. В “спящем” режиме все узлы МП “засыпают” до возникновения внешнего прерывания, потребление снижается до 5мкА.

В конце 80-х годов ведущие фирмы производители ЦПОС, освоив субмикронную технологию, почти одновременно вышли на рынок с сигнальными МП, реализующими арифметику с плавающей запятой – TMS320C30 фирмы TI, DSP96002 фирмы Motorola, ADSP-21020 (10) фирмы Analog Devices. ЦПОС третьего поколения TMS320C30 по производительности ( 33 MIPS ) значительно превзошел своих конкурентов.

И, наконец, фирма TI на международной выставке CeBIT’94 представила новый ЦПОС TMS320C80, который имеет второе название Multimedia Video Processor – MVP. Эта грандиозная разработка, которая в ближайшие годы окажет серьезное влияние на мировой рынок высоких технологий. Эти МП имеют десятикратное увеличение производительности по сравнению с лучшими из существовавших ранее сигнальных МП (2 млрд. операций в секунду).

Новый прибор представляет собой комбинацию из пяти процессоров, двух видеоконтроллеров и контроллера пересылок. Четыре процессора имеют 32-разрядную архитектуру с фиксированной точкой, пятый процессор является управляющим. Он имеет 32-разрядную RISC архитектуру и содержит встроенный блок плавающей арифметики.