5.2.2. Программируемая логическая матрица.
Построение программируемой логической матрицы (ПЛМ) основано на том, что любую логическую функцию можно представить в дизъюнктивной нормальной форме, используя двухуровневую комбинационную схему, состоящую из элементов И и ИЛИ.
Упрощенная структурная схема ПЛМ приведена на рис.5.4.
Рис.5.4.
ПЛМ состоит из двух матриц логических элементов: матрицы элементов И - верхняя часть рисунка и матрицы элементов ИЛИ - нижняя часть рисунка.
Сами элементы И и ИЛИ условно показаны на рисунке соответствующими логическими блоками, а их входы - соединительными точками.
Для получения не только прямых, но и инверсных значений переменных на входах ПЛМ включены инверторы.
На приведенном рисунке реализуется функция:
Недостатком такого способа управления является сложность дешифратора команд и блока формирования сигнала управления, а также необходимость переработки схемы в случае, если требуется изменение системы команд МП. Однако, в силу того, что схемы УУ встроены в кристалл МП, решение этой задачи неосуществимо.
Основным достоинством аппаратного способа управления является высокое быстродействие.
Устройство микропрограммного управления.
Рассмотрим способ микропрограммного управления. Управляющие сигналы Y1, Y2,..., Yn на выходе УУ в каждом тактовом периоде можно рассматривать как некоторую двоичную комбинацию, называемую кодовой комбинацией микрокоманд. Очевидно, что для хранения последовательности кодовых комбинаций микрокоманд, представляющих собой микропрограммы, могут использоваться запоминающие устройства, называемые в этом случае управляющей памятью. Таким образом, формирование последовательности управляющих сигналов Y1, Y2,..., Yn будет сводиться к выборке кодов микрокоманд из управляющей памяти. Структурная схема блока УУ, реализующего принцип микропрограммного управления, приведена на рис.5.5. Формат микрокоманды показан на рис. 5.6.
Рис. 5.5.
Управляющее устройство включает в свой состав: управляющую память и блок микропрограммного управления (БМУ).
В управляющей памяти хранится набор микропрограмм, общее количество которых определяется числом команд, реализуемых данной МПС.
Поступающая из памяти команда содержит адрес первой микрокоманды той микропрограммы, которая реализует предусматриваемую командой операцию. Функции БМУ сводятся к определению адреса очередной микрокоманды в управляющей памяти. Формат микрокоманды представлен на рис.3.6. Адреса последующих микрокоманд определяются одним из полей микрокоманды, а именно полем адреса, а также зависят от поля кода условных переходов и состояния операционного устройства.
Рис.5.6.
Путем последовательного считывания микрокоманд найденной микропрограммы и их выполнения в ОУ реализуется предусматриваемая командой операция.
Для реализации условных переходов в формате микрокоманды предусматривается соответствующее поле, в котором указывается на наличие таких переходов и на условия, которые при этом должны проверяться.
Таким образом, в МПС с микропрограммным управлением существует два уровня программирования: командный, на котором пользователь пишет программы и микрокомандный, микропрограммы которого составляет разработчик системы.
Хранение микрокоманд в специальном ЗУ позволяет при необходимости достаточно просто осуществить замену микропрограмм, т.е. набор выполняемых МП команд. Т.о. система команд может быть дополнена или изменена, что позволяет разрабатывать наиболее эффективное программное обеспечение для каждого конкретного применения. Однако необходимость обращения к ЗУ микрокоманд в каждом такте снижает быстродействие такого МП. Микропрограммное управление используется в основном в многокристальных секционированных МП.
В зависимости от реализации ОУ и УУ на одной БИС или несколькими БИС различают однокристальные (рис.5.7.а) и многокристальные микропроцессоры (рис.5.7.б).
Рис.5.7.
Однокристальные МП получаются при реализации всех аппаратных средств процессора в виде одной БИС или СБИС.
Для получения многокристального МП производится разбиение его логической структуры на функционально законченные части и реализация их отдельными БИС и СБИС. Многокристальные секционированные процессоры получаются в том случае, когда в виде БИС реализуются части (секции) логической структуры процессора при разбиении ее вертикальными плоскостями (рис.5.7.в). Таким образом, микропроцессорная секция - это БИС, предназначенная для обработки нескольких разрядов данных или выполнения определенных управляющих операций. Секционность БИС МП определяет возможность "наращивания" разрядности обрабатываемых данных или усложнения устройства управления МП при "параллельном" включении большого числа БИС.
- Эвм и вычислительные системы».
- Часть I.
- Лекция №1 общие сведения о микропроцессорах и микропроцессорных системах.
- Предисловие
- 1.1 . Основные определения и классификация микропроцессорных систем.
- 1.2. Однокристальные мп.
- 1.2.1 Краткий исторический обзор развития.
- Лекция №2 обзор микропроцессоров фирм клонмейкеров. Современный уровень развития однокристальных микропроцессоров.
- 2.1. Микропроцессоры-клоны.
- 2.2. Современные универсальные однокристальные микропроцессоры.
- Процессоры Pentium II.
- 2.2.1. Процессоры фирмы amd
- 2.2.2.ПроцессорыфирмыCyrix.
- 2.2.3. Сравнительный анализ мп различных семейств.
- 2.2.4. Перспективы развития.
- 2.3. Программируемые микроконтроллеры.
- Лекция №3 обзор микропроцессоров с микропрограммным управлением и микропроцессоров с сокращенным набором команд.
- 3.1. Мп с микропрограммным управлением.
- 3.2. Мп с сокращенным набором команд.
- 3.2.1. Risc-процессоры: предпосылки создания.
- 3.2.2. Принципы risc
- 3.2.3. Особенности risc-процессоров.
- 3.2.4. Представители группы risc-процессоров.
- 3.2.5. Цифровые процессоры обработки сигналов.
- Лекция №4 представление информации в мпс.
- 4.1. Способы кодирования информации в мпс.
- 4.2 Двоичный формат.
- 4.3. Двоично-десятичная система кодирования.
- 4.4. Шестнадцатиричная система счисления.
- 4.4. Формат с плавающей точкой.
- 4.5. Кодирование команд.
- Лекция №5 архитектура мп и мпс.
- 5.1. Понятие организации и архитектуры мп и мпс.
- 5.2 Обобщенная функциональная схема мп.
- 5.2.1 Устройство управления на основе аппаратной реализации.
- 5.2.2. Программируемая логическая матрица.
- Лекция №6 архитектура мп и мпс.(продолжение)
- 6.1. Функциональная схема однокристального мп.
- 6.2 Структура адресного пространства мпс.
- 6.3 Взгляд программиста на адресное пространство.
- 6.4 Понятие стека.
- Лекция №7 способы адресации
- 7.1 Основные определения.
- 7.2 Однокомпонентные способы адресации.
- 7.2.1 Прямой способ адресации.
- 7.2.3 Способы адресации с автомодификацией.
- 7.3 Многокомпонентные способы адресации.
- Лекция №8 основы проограммирования на языке ассемблера для мп i8086.
- 8.1. Формат команд на языке встроенного ассемблера.
- 8.2. Архитектура мп i8086.
- 8.2.1 Сегментация памяти мп i8086.
- 8.2.2 Структура мп i8086.
- 8.2.3 Устройство шинного интерфейса.
- 8.2.4 Операционное устройство(оу).
- 8.3 Основные команды языка Ассемблер для мп i8086.
- 8.3.1 Команды пересылки данных.
- Лекция №9 основы проограммирования на языке ассемблера для мп i8086. (продолжение).
- 9.1. Арифметические команды.
- 9.2. Логические команды.
- 9.3. Команды передачи управления.
- 9.4. Команды управления мп.
- Лекция №10 запоминающие устройства.
- 10.1 Основные характеристики полупроводниковых запоминающих устройств.
- 10.2 Способы организации бис зу.
- 10.3 Классификация полупроводниковых зу.
- 10.3.1. Статические озу (Static Random Access Memory).
- 10.3.2. Озу динамического типа (Dynamic Random Access Memory dram).
- 10.3.4. Кмоп - озу.
- Лекция №11 запоминающие устройства. (продолжение)
- 11.1. Постоянные зу. (Read Only Memory - rom).
- 11.2. Flash-память.
- 11.3. Корпуса модулей зу.
- 11.4. Наращивание объема и разрядности памяти, построенной на полупроводниковых зу.
- Лекция № 12 организация магистралей мпс.
- 12.1 Типы магистралей мпс.
- 12.2 Циклы обращения к магистрали.
- 12.3 Примеры архитектур системных магистралей современных мпс.
- Лекция №13 методы расширения адресного пространства мпс.
- 13.1 Предварительные замечания.
- 13.2 Метод окна.
- 13.3 Метод базовых регистров.
- 13.4 Метод банков.
- 13.5 Метод виртуальной памяти.
- Лекция №14 система прерываний.
- 14.1 Понятие системы прерываний, классификация систем прерываний.
- 14.2. Организация радиальной системы прерываний.
- 14.3. Расширение радиальной системы прерываний методом поллинга.
- 14.4. Организация векторной системы прерываний.
- Лекция №15 организация связи мпс с переферийными устройствами.
- 15.1. Классификация способов обмена информацией в мпс.
- Прямой ввод/ вывод
- 15.3 Условный ввод-вывод.
- 15.4. Режим прямого доступа к памяти.
- Лекция №16 интерфейсы мпс.
- 16.1. Принципы организации и классификация интерфейсов.
- 16.2. Элементная база интерфейсов.
- 16.3. Средства параллельного ввода/вывода.
- Лекция №17 расширитель интерфейса для ibm-совместимых пк. Программируемый интервальный таймер.
- 17.1. Расширитель интерфейса рс на основе ппа кр580вв55.
- 17.2 Программируемый интервальный таймер.
- 17.3. Модуль преобразования цифрового кода в шим-сигнал на базе пит.
- Лекция №18 интерфейсы последовательной связи.
- 18.1. Общая характеристика последовательной связи.
- 18.2. Асинхронные последовательные интерфейсы.
- 18.3. Бис для организации последовательного интерфейса.
- 18.4. Модем.
- 18.5. Стандарты физической связи. Стандарт rs -232- c.