5.2.2. Программируемая логическая матрица.

Построение программируемой логической матрицы (ПЛМ) основано на том, что любую логическую функцию можно представить в дизъюнктивной нормальной форме, используя двухуровневую комбинационную схему, состоящую из элементов И и ИЛИ.

Упрощенная структурная схема ПЛМ приведена на рис.5.4.

Рис.5.4.

ПЛМ состоит из двух матриц логических элементов: матрицы элементов И - верхняя часть рисунка и матрицы элементов ИЛИ - нижняя часть рисунка.

Сами элементы И и ИЛИ условно показаны на рисунке соответствующими логическими блоками, а их входы - соединительными точками.

Для получения не только прямых, но и инверсных значений переменных на входах ПЛМ включены инверторы.

На приведенном рисунке реализуется функция:

Недостатком такого способа управления является сложность дешифратора команд и блока формирования сигнала управления, а также необходимость переработки схемы в случае, если требуется изменение системы команд МП. Однако, в силу того, что схемы УУ встроены в кристалл МП, решение этой задачи неосуществимо.

Основным достоинством аппаратного способа управления является высокое быстродействие.

Устройство микропрограммного управления.

Рассмотрим способ микропрограммного управления. Управляющие сигналы Y₁, Y₂,..., Y_n на выходе УУ в каждом тактовом периоде можно рассматривать как некоторую двоичную комбинацию, называемую кодовой комбинацией микрокоманд. Очевидно, что для хранения последовательности кодовых комбинаций микрокоманд, представляющих собой микропрограммы, могут использоваться запоминающие устройства, называемые в этом случае управляющей памятью. Таким образом, формирование последовательности управляющих сигналов Y₁, Y₂,..., Y_n будет сводиться к выборке кодов микрокоманд из управляющей памяти. Структурная схема блока УУ, реализующего принцип микропрограммного управления, приведена на рис.5.5. Формат микрокоманды показан на рис. 5.6.

Рис. 5.5.

Управляющее устройство включает в свой состав: управляющую память и блок микропрограммного управления (БМУ).

В управляющей памяти хранится набор микропрограмм, общее количество которых определяется числом команд, реализуемых данной МПС.

Поступающая из памяти команда содержит адрес первой микрокоманды той микропрограммы, которая реализует предусматриваемую командой операцию. Функции БМУ сводятся к определению адреса очередной микрокоманды в управляющей памяти. Формат микрокоманды представлен на рис.3.6. Адреса последующих микрокоманд определяются одним из полей микрокоманды, а именно полем адреса, а также зависят от поля кода условных переходов и состояния операционного устройства.

Рис.5.6.

Путем последовательного считывания микрокоманд найденной микропрограммы и их выполнения в ОУ реализуется предусматриваемая командой операция.

Для реализации условных переходов в формате микрокоманды предусматривается соответствующее поле, в котором указывается на наличие таких переходов и на условия, которые при этом должны проверяться.

Таким образом, в МПС с микропрограммным управлением существует два уровня программирования: командный, на котором пользователь пишет программы и микрокомандный, микропрограммы которого составляет разработчик системы.

Хранение микрокоманд в специальном ЗУ позволяет при необходимости достаточно просто осуществить замену микропрограмм, т.е. набор выполняемых МП команд. Т.о. система команд может быть дополнена или изменена, что позволяет разрабатывать наиболее эффективное программное обеспечение для каждого конкретного применения. Однако необходимость обращения к ЗУ микрокоманд в каждом такте снижает быстродействие такого МП. Микропрограммное управление используется в основном в многокристальных секционированных МП.

В зависимости от реализации ОУ и УУ на одной БИС или несколькими БИС различают однокристальные (рис.5.7.а) и многокристальные микропроцессоры (рис.5.7.б).

Рис.5.7.

Однокристальные МП получаются при реализации всех аппаратных средств процессора в виде одной БИС или СБИС.

Для получения многокристального МП производится разбиение его логической структуры на функционально законченные части и реализация их отдельными БИС и СБИС. Многокристальные секционированные процессоры получаются в том случае, когда в виде БИС реализуются части (секции) логической структуры процессора при разбиении ее вертикальными плоскостями (рис.5.7.в). Таким образом, микропроцессорная секция - это БИС, предназначенная для обработки нескольких разрядов данных или выполнения определенных управляющих операций. Секционность БИС МП определяет возможность "наращивания" разрядности обрабатываемых данных или усложнения устройства управления МП при "параллельном" включении большого числа БИС.