118. Сравните структуры двух мпк, имеющих организацию smp и mpp. Приведите их структурные схемы

Вариации в структуре вычислителя возможны в организации ША и ШД. Так, например ША формируется из старших разрядов по ША и младших по ШД. Чтобы адрес сохранялся, цикл процессора введен регистр адреса, содержимое которого фиксируется по сигналу синхронизации. ШД сформирована через буфер данных (ВА) двунаправлена. Управление буфером данных – сигналом запись/чтение процессора. Схема ОЗУ ПЗУ порт I/Out выбираются адресными дешифраторами, поэтому при проектировании структуры все адресное пространство делят на области. Как правило самая большая – ОЗУ. Например: она занимает32К. Это половина. Рекомендуют размещать ее в верхней части ОЗУ – 8К, чтобы разделить дешифратором, необходимо определить число частей. В простейшем варианте всю область памяти делим на 4 равных части: 16К-ПЗУ, 16К- ПОРТ, 32К – ОЗУ. С этой целью используем дешифратор 2 в 4. На вход подаем А15,А14 – два старших разряда.

С соответствующих выходов дешифратора согласно таблице подаем сигналы на входы разрешение выборки кристалла. Для ОЗУ необходима схема И объединяющая два вы хода дешифратора. Управляющие сигналы r/w берутся с выхода процессора либо с системного контроллера и подаются на соответствующие входы блоков. Возможна ситуация, когда объем ОЗУ ПЗУ превышает 64К. в этом случае рассматривается два адресных пространства: первое для ОЗУ, второе – ПЗУ, порты и тд. Переключение адресных пространств – сигналами контроллера – фаза выборки, чтение/запись и т.д.

В реальных схемах число порто I/Out может быть значительно, поэтому число областей в адресном пространстве 6-10.поэтому можно применить двойной дешифратор. Первый “грубый”, у которого один выход обращения к ВУ, второй включается этим выходом и обеспечивает разделение с помощью младших разрядов адреса.

Для ОМП с общей шиной (К1801) необходимо сформировать адресные дешифраторы и адресные регистры на каждом функциональном блоке. Каждый блок имеет на входе адресный регистр с дешифрацией. Если адресное пространство его в регистр записывается – адрес и блок становится активными. Все остальные блоки не выбраны. Однокристальные микроЭВМ имеют в своем составе порты и некоторую память, поэтому структура контроллера отличается лишь блоком процессора. Способы подключения ВУ аналогичны. Контроллер на основе ОМП используют в промышленных системах управления, отображения информации ввода вывода. Их относительная черта – невысокая производительность, при несложных аппаратных затратах.

(2) Основное отличие этой структуры в том, что процессор имеет более сложное построение чем, в первом варианте. Это связано с тем, что необходимо обеспечить работоспособность секций и связь их между собой. Кроме этого блок микропрограммного управления также имеет немалые аппаратные средства.

Четыре секции включены параллельно: младшая, старшая – по краям, на входе каждой секции поступает часть разряда, например 4. Выходные разряды секций также компенсируются, обеспечивая выходную разрядность равную входной. ШД образуется двумя регистрами входом и выходом. Причем, регистр входа должен третье состояние. ША формируется отдельным регистром, при разрядность ее зависит от задания. Если разрядность ША<ШД используются младшие выходные разряды секции, если разрядность ША>ШД – он выводится из внутренних регистров секций за два такта, младшие и старшие части. В секциях нет отдельно выделенных регистров адреса, поэтому в качестве него применяют одну из РОН секций. Между собою секции объединяются через выходы сдвиговых разрядов. Краткие выводы этих разрядов коммутируются через мультиплексор. С помощью отдельных разрядов микрокоманды мультиплексора настаиваются на левые или правые сдвиги. Для организации ускоренного переноса используют блок ускоренного переноса (СУП). На ее выходы подключают сигналы распространения и генерации переноса. Выходы СУП – на входной перенос следующей секции. Одна такая схема работает с 4 секциями. Со старшей секцией снимают признаки, причем, признак Z объединяется со всеми секциями. Признаки хранятся в регистре. Блок микропрограммного управления имеет типовую структуру. Управляющая часть – форматы микрокоманд распределяется между регистрами, мультиплексорными ключами, обеспечивая синхронизацию во времени. Непосредственно микрокоманды поступают на каждую секции параллельно. Одни и те же разряды на каждую секцию. Это схема позволяет выполнять операции как над одинарной длины так и над операндами.

Процессорный блок на СМП отличается большей аппаратной сложностью, но позволяет гибко изменять разрядность адреса и данных процессора.