1.3. Загальна структура мікропроцесора та його функціонування

В загальній спрощеній структурі МП, що приведена на рис.1.1, можна виділити керуючу та операційну частини.

Рис.1.1. Загальна спрощена структура МП.

Керуюча частина – декодує команди, які надходять ззовні із пам’яті та формує керуючі сигнали , які потрібні для виконання тої чи іншої операції. Ці основні операції виконує пристрій керування виконаннями операцій ПКВО (УУВО на рис.1.1), а інколи ПКВО ще називають первинним керюючим

автоматом.

ПКВО при виконнні операції (рис.1.1) аналізує признаки умов (ПУ) від різних блоків МП та на основі коду операції, що надходить в нього із зовнішньої постійної пам’яті програми (ЗППП) через: буфер даних (БД), внутрішню шину даних ВШД (шина А на рис.1), регістр команд (РК) та схему (ДшК) дешифратора команд (останній безпосередньо дешифрує код команди регіста команд РК), випрацьовує послідовність керуючих сигналів і тим самим забезпечує реалізацію алгоритму виконання цієї операції (команди).

Кожна команда МП, яку декодує і виконує ПКВО, являє собою невелику

програму, яка складається із елементарних (найпростіших) операцій, які називають мікрокомандами. А послідовність команд, в відповідністю з якою працює керуюча частина МП називається програмою. Програма, як правило, записується в зовнішньому, по відношення до МП, ЗППП, в якому зберігаються як мікропрограми, так і керуючі програми для виконання конкретної задачі.

Після виконання плинної команди збільшується на одиницю вмістиме програмного лільника ПЛ (ПС), який формує адресу наступної команди. Остання за допомогою шини адреси ША вибирається із ЗППП.

Кожна команда в МП складається з коду операції (тобто, що треба зробити, які операції виконати), та операндів або їх адреси, (тобто, над чим провести операції).

Операційна частина – проводить логічну та цифрову обробку інформації,яка циркулює в самому процесорі. За операційну частину відповідають арифметично-логічний пристрій АЛП (АЛУ на рис.1), акумулятор А (його інколи називають - регістр зсуву Рсдв), буферний регістр БР та блок внутрішніх регістрів БВР (РОН на рис.1). АЛП є центральною частиною МП і за приведеною структурою має широкі можливості, так як вмістиме будь-якого із регістрів БВР (РОН) може бути передане на буферний регістр БР та регістр зсуву Рсдв з подальшим виконаням операцій над ними в АЛП (АЛУ), а результат операції знову ж таки може бути занесений в будь-який із регістрів БВР (РОН). АЛП виконує за командами пристрою керування ПКВО (УУВО) найпростіші арифметичні та логічні операції над даними: додавання, віднімання, пересилання, зсув, логічне додавання (АБО, ИЛИ, OR), логічне множення (ТА, И, AND) та ін.

В свою чергу БВР (РОН) це внутрішня швидкодіюча надоперативна пам’ять мікропроцесора і призначений для тимчасового зберігання даних та команд, а також виконує деякі процедури обробки інформації.

Синхронізує роботу МП, а вірніше пристрою керування ПК, генератор тактових імпульсів (ГТІ) із схемою вихідного скиду (установки) СВС, які часто виконуються в вигляді зовнішніх схем (на рис.1.1 не показані). Вони під’єднуються до пристрою ПКВО (УУВО). На основі ГТІ в пристрої керування виробляється машинний цикл роботи, який в свою чергу складається з окремих тактів. Як правило, в машинному циклі використовується 10 або 12 періодів коливань тактового генератора (ГТІ), які розбиваються на 5 або 6

тактів, кожний з яких займає 2 коливання. На рис.1.2 приведений машинний

Рис. 1.2. Машинний цикл мікропроцесора

цикл МП КР1816ВЕ51(31). Машинний цикл має фіксовану тривалість і містить шість станів - S1-S6, кожний з яких за тривалістю відповідає одному такту.

За час проходження кожного машинного циклу відбувається вибирання із пам’яті та виконання плинної команди. Кожний із 6-ти рознесених в часі тактів (рис.1.2) виконує в процесорі свою функцію при запису і зчитуванні інформації з використанням внутрішніх чи зовнішніх шин.

Будь-який МП має в своєму складі внутрішні шини, які з’єднують між собою окремі його частини. Внутрішніх шин в ВІС МП може бути від одної до трьох (рис.1.1 – шини А, В). В більшості випадків це шини: внутрішня шина даних ВШД, внутрішня шина адреси ВША і шина керування ВШК). Зовнішній зв’язок МП також реалізується за допомогою зовнішніх: шини керування (ЗШК),яка є продовженням ВШК, а через буферні регістри адреси (БА) та даних (БД) зв’язок здійснюється за допомогою зовнішніх шини адреси (ЗША) та шини даних (ЗШД). Буферні регістри адреси (БА) та даних (БД) призначені для тимчасового зберігання сигналів адреси і даних перед їх передаванням на зовнішні шини, а також для їх підсилення за потужністю.