5.7. Арифметично – логічний пристрій мікропроцесора

Арифметично-логічний пристрій (АЛП) призначений для обробки цифрової інформації в МП. Спрощена функціональна структура АЛП для обробки двох 4-х розрядних операндів приведена на рис.5.2. Як правило АЛП складається із двійково-

Рис.5.2 го суматора, регістра зсуву, схем швидкого

перено та регістрів тимчасового зберігання операндів.

АЛП вміщує дві вхідні (А та В) і одну вихідну (F) 4-х розрядні шини. Вміщує також шину керуючих сигналів на вході АЛП: М та S0 – S3. Виконання необхідної операції над вхідною інформацією, яка розміщується на вхідних шинах забезпечується в АЛП в відповідності з кодом (комбінацією) керуючих сигналів, які надходять на керуючі входи S0...S3, M i з урахуванням сигналу перенесення на вході Ci АЛП. Результат обробки появляється на вихідній шині F0…F3. АЛП апаратно виконує за командами пристою керування (ПКВО) найпростіші арифметичні та логічні операції над даними: складання, віднімання, пересилка, зсув, логічне складання (ИЛИ), логічне множення (И) та інші. Як приклад, приведемо декілька операцій:

Вибір функцій | М=1(логічні | М=0 (арифметичні операції)

S0 S1 S2 S3 | операції) | перенос Ci=0 | перенос Ci=1

0 0 0 0 F = Ā F = A F = A + 1

0 0 1 1 F = 0 F = -1 F = 0

0 1 1 0 F= A ♀ B F = A – B –1 F = A - B

1 0 0 0 F = Ā ˇ B F = A +(А ^ B) F = A +(А ^ B) + 1

1 1 0 0 F = 1 F = A +A*(зсув вліво на 1) F = A + A* +1

1 1 1 1 F = A F = A – 1 F = F

♀ - символ нерівнозначності ; ^ - операція кон”юнкції (логічного множення)