1.8.1. Реалізація ділення чисел з фіксованою крапкою в прямому коді
Процес отримання цифри частки завжди починається зі старших розрядів.
1. Ділення із зсувом залишків вліво з подвоєнням залишків. Дільник нерухомий. В якості початкового залишку приймається ділене .
2. Ділення із зсувом дільника вправо. Залишки нерухомі.
Обидва варіанти можуть виконуватися в двох модифікаціях - з відновленням залишків і без.
Ділення із зсувом залишків вліво, з відновленням залишків.
При виконанні ділення за варіантом 1 включаються наступні цикли:
зсув чергового залишку та отримання розрядів частки вліво на 1 розряд
складання зсунутого залишку із зворотним або додатковим кодом дільника, визначення чергової цифри частки. Чергова цифра частки визначається шляхом аналізу знакового розряду нового залишку, якщо залишок більше нуля, то цифра частки береться рівною 1, якщо залишок менше 1, то цифра дорівнює 0.
відновлення залишку. Якщо отриманий залишок менше 0, то треба відновити попередній додатній залишок. Для цього до від’ємного залишку слід додати дільник, потім повернутися до першого кроку.
Розглянемо приклад виконання операції діленя двійкових чисел в прямому коді по першому варіанту без відновлення остачі.
Ділене x=9/16
Дільник y=11/16
-y[додатков]=1,0101
Частка Z=13/16
В якості першого залишку беремо x, |x|<|y|
Структурна схема ділення за варіантом 1
БД, який працює за варіантом 1, містить 3 регістри: РгХ - залишків, Рг Y - дільника, Рг Z - приватного; комбінаційний суматор, мультиплексор. В РгХ, Рг Z організовані ланцюги лівого зсуву на 1 розряд. Можливе використання косої передачі в РгХ на 1 розряд вліво.
Х повинен бути менше Y.
Ділення по 2 варіанту виконується шляхом зсуву дільника вправо, тобто шляхом зменшення дільника на кожному кроці в 2 рази. Блок поділу, що працює по 2 варіанту повинен містити 3 регістри: Х - для запису залишків, Y - дільника, Z - частки. В Рг Z повинні бути організовані ланцюги лівого зсуву на 1 розряд, в Рг Y - правого зсуву. В цьому блоці поділу і Рг Y, і РгХ, і комбінаційний суматор повинні мати подвійну кількість розрядів. Блок розподілу по 2 варіанту вимагає більших апаратних витрат, ніж по 1 варіанту.
Методи ділення без відновлення залишків
Відновлення залишків є нерегулярною операцією, її не можна передбачити, вона може виникнути на будь-якому кроці, тому її доводитися чекати завжди. У зв'язку з цьому в комп’терах використовують методи без відновлення залишків.
Нехай на i циклі залишок виявився менше нуля, при цьому i цифра частки дорівнює нулю. Треба виконати відновлення залишків.
r i <0 r i = 2 (r i + y) - y = 2 r i + y
Якщо при діленні на i вийшов r i <0, необхідно зсунути його вліво і додати до нього дільник. Цей метод полягає в тому, що при r i> 0 ми після його зсуву віднімаємо y, а при r i <0 - додаємо. При діленні по 2 варіанту відновлення залишків можна уникнути: якщо r i <0, то треба зсунути на 1 розряд вправо дільник, який потім буде додаватися до цього від’ємного залишку.
Двійкове ділення в додатковому коді.
При діленні в ДК знаковий розряд діленого і дільника бере участь в розподілі нарівні з цифровими. Якщо знаки чергового залишку і дільника збігаються, то в молодший розряд частки записується 1, після чого залишок і частка зрушують на 1 розряд вліво і до збільшеного залишку додають дільник із зворотним знаком. Якщо знаки не збігаються, в молодший розряд частки записується 0, залишок і частка зсуваються на 1 розряд вліво, після чого до зрушеного залишку додається дільник зі своїм знаком. Отримання цифр частки виконується протягом 2,5 машинних циклів, потім виконується корекція результату, яка реалізується шляхом додавання 1 в знаковий розряд частки та (n +1)-й розряд частки, який потім відкидається. Коригуюча одиниця в знаковому розряді дозволяє отримати правильний знаковий розряд. З метою збереження правильних знаків розподіл здійснюється з використанням модифікованого ДК.
- Комп’ютерна схемотехніка. Архітектура комп’ютерів 2 зміст
- 2.1. Класифікація, призначення та основні характеристики пам'яті
- 2.2. Оперативна пам’ять (оп)
- 2.2.2. Статична пам'ять на біполярних транзисторах
- 2.3. Постійна пам'ять (пп)
- 2.9. Зовнішня оптична пам'ять
- 1. Представлення та обробка інформації
- Класифікація засобів обчислювальної техніки
- 1.2. Класифікація комп’ютерів
- 1.3. Структурна схема компю’терів, що використовують спільну шину
- 1.4. Системи числення
- 1.4.1. Базові параметри та класифікація систем числення
- 1.4.2.Загальні принципи побудови систем з послідовним обчисленням символів
- 1.4.3. Загальні принципи побудови систем числення з паралельним обчисленням символів
- 1.5. Кодування знакозмінної інформації. Коротка характеристика груп кодів, родинних прямому, зворотному, додатковому. Особливості застосування в комп'ютерах
- 1.6. Формати даних і команд сучасних комп’ютерів
- 1.7. Процесори
- 1.7.1. Склад і призначення пристроїв
- 1.7.2. Блок додавання чисел у формі з фіксованою крапкою
- 1.7.3. Особливості виконання складання чисел у формі з плаваючою крапкою
- 1.7.4. Реалізація процесора двійкового множення. Загальні положення
- 1.7.5. Реалізація множення в прямому коді
- I варіант.
- II варіант.
- III варіант.
- IV варіант
- 1.7.6. Реалізація в процесорі операції множення в додатковому коді
- 1.7.7. Реалізація методів прискореного множення в процесорах
- 1.7.8. Схемні методи прискореного множення
- 1.7.9. Особливості виконання множення чисел з плаваючою крапкою
- 1.8. Реалізація двійкового ділення в процесорі
- 1.8.1. Реалізація ділення чисел з фіксованою крапкою в прямому коді
- 1.8.2. Особливості ділення чисел у формі з плаваючою крапкою
- 1.9. Добування квадратного кореня
- Частина 2. Пам'ять комп'ютерів
- 2.1. Класифікація, призначення та основні характеристики пам'яті
- 2.2 Оперативна пам’ять (оп)
- 2.2.1 Внутрішня організація оп
- 2.2.2.Статична пам'ять на біполярних транзисторах
- 2.2.3. Статична пам'ять на езл-інтегральних схемах (іс)
- 2.2.4. Статична пам'ять на уніполярних транзисторах (на мон іс)
- 2.2.5. Динамічна пам’ять (дп) на моп транзисторах
- 2.2.6. Побудова пам’яті необхідної розмірності
- 2.3. Постійна пам'ять (пп)
- 2.3.1. Типи пп
- 2.3.2. Масочні пп (мпп)
- 2.3.3. Однократнопрограмована пам'ять
- 2.3.4. Репрограмована пам'ять
- 2.3.5. Flash-пам'ять
- 2.4. Зп с послідовним доступом(зппд)
- 2.4.1. Зппд на регістрах зсуву
- 2.4.2. Елемент зп з послідовним доступом на мон-транзисторах
- 2.4.3. Буферний зп типу "черга" (бп)
- 2.4.4. Пам'ять типу "список"/"стек"
- 2.5. Асоціативна пам'ять
- 2.6. Зовнішня пам'ять (зп)
- 2.6.1. Типи зп
- 2.6.2. Зовнішня магнітна пам'ять (змп)
- 2.6.3. Способи цифрового магнітного запису
- 2.7. Зовнішня пам'ять з прямим доступом(зпПрД)
- 2.7.1. Накопичувачі на гнучких магнітних дисках(нгмд)
- 2.7.2. Накопичувачі на жорстких магнітних дисках(нжмд)
- 2.7.3. Raid – дискові масиви
- 2.8. Зовнішні зп з послідовним доступом. Накопичувачі на магнітних стрічках(нмс). Стримери
- 2.9. Зовнішня оптична пам'ять
- 2.9.1. Оптичні диски типу cd
- 2.9.2. Оптичні диски типу dvd
- 2.10. Контроль роботи пристроїв пам’яті
- 3.1. Пристрій управління
- 3.1.1 Склад пристрою управління
- 3.1.2. Пу з жорсткою логікою
- 3.1.3. Мікропрограмний пристрій управління (пристрій управління з гнучкою логікою)
- 3.1.4. Мікропрограмний пристрій управління зі змінною тривалістю реалізації мікрокоманд.
- 3.2. Системи переривань
- 3.2.1. Типи і основні характеристики системи переривань
- 3.3. Система управління вводом/виводом
- 3.4. Організація мультипрограмного режиму роботи в сучасних комп’ютерах
- 3.4.1. Форми обслуговування користувачів і види мультипрограмування (мпр)
- 3.4.2. Динамічний розподіл пам'яті
- 3.4.3. Система захисту пам’яті (сзп)
- 0 1 2 3 4 5 6 7
- 3.5. Системи автоматичного контролю
- 3.5.1. Види помилок і способи контролю
- 3.5.2. Контроль передачі кодів
- 3.5.3. Контроль роботи комбінаційних схем
- 3.5.4. Контроль виконання операцій в процесорах
- 3.5.5. Контроль роботи процесорів по модулю 3