2.2.2.Статична пам'ять на біполярних транзисторах

Схема статичної пам'яті на елементах ТТЛ показана на рис. 2.11.

Рис. 2.11 Статична пам'ять на біполярних транзисторах

На малюнку представлена структурна схема статичної пам'яті типу 2D. Кожен елемент пам’яті реалізований за допомогою 2-х багатоемітерних транзисторів (в даній схемі кожен транзистор має по 2 емітера). На цих транзисторах побудований RS-тригер. До кожного елемента пам’яті підходить 3 проводи: провід вибірки (адресний) – до цього провода підключаються нижні елементи багатоемітерних транзисторів і розрядні проводи; лівий провід називається розрядною шиною запису 0 (РШ0), правий – розрядною шиною запису 1 (РШ1). Розрядні шини підключаються до підсилювачів – формувачів запису/читання. Як будь-яка пам’ять, ця пам’ять може працювати в 3-х режимах: запису, зберігання і читання інформації. Інформація представляється парафазним кодом. Для того, щоб записати інформацію в якийсь елемент пам’яті необхідно цей елемент обрати, для чого на одну з адресних шин ми подаємо високий потенціал з адресного дешифратора (по нижнім емітерам струм не тече).

Для того, щоб записати 0 у обраний елемент пам'яті ми повинні на вхід Д_і=1, Д_і=0. Сигнал зап/чт.=1. При цьому на виході елемента DD₁ з'явиться низький потенціал і VT1 відкриється, VT2 буде закритий. Якщо записуємо 1, то сигнали будуть мати протилежні рівні. Інформація, що записується може зберігатись як завгодно довго.

Для того, щоб прочитати інформацію із такої пам'яті, необхідно виконати наступні дії: обрати елемент пам'яті, подавши на одну із адресних шин високий потенціал, зап/чт.=0. При цьому відкриваються праві елементи, на вході яких з'являється фотографічний стан транзисторів елемента пам'яті.

Для того, щоб побудувати пам'ять типу 3D, потрібно використати багатоемітернихй транзистор з трьома емітерами. Тоді одна пара емітерів двох транзисторів, які утворюють тригер, подаються до координатного дешифратора Х, друга пара - до координатного дешифратора Y. Третя – до розрядних шин запису 0 та 1.

Використовуються наступні типи мікросхем (рис. 2.12, рис. 2.13, рис. 2.14):

K155РУ2

Рис. 2.12 К155РУ2

Ця пам'ять має місткість 16х4 та внутрішню організацію типу 2D. Маємо 4 інформаційних входи та 4 інформаційних виходи з відкритим колектором, 4 адресних входи і 2 управляючих входи, інверсний вхід Сs – вибір кристала і вхід (чит./зап.). Внутрішня структура цієї пам’яті містить запам’ятовувальний масив, який складається з матриці 6х4 елементів пам’яті, вхідний адресний дешифратор, який має 16 виходів, вхідну логіку та вхідні підсилювачі.

K155РУ5

Рис. 2.13 К155РУ5

Дана пам'ять має місткість 16х4 та внутрішню організацію типу 2D. Маємо 4 інформаційних входи та 4 інформаційних виходи з відкритим колектором, 4 адресних входи і 2 управляючих входи, інверсний вхід Сs – вибір кристала і вхід (чит./зап.). Внутрішня структура цієї пам’яті містить запам’ятовувальний масив, який складається з матриці 6х4 елементів пам’яті, вхідний адресний дешифратор, який має 16 виходів, вхідну логіку та вхідні підсилювачі.

К155РУ7 (1024х1) 3D

Рис. 2.14 К155РУ7 (1024х1) 3D

В цій схемі 1 інформаційний вхід, 1 вхід з трьома станами. Склад: ЗМ(32х32 ЗЕ), 2 дешифратора, кожен має 5 входів, 32 виходи.