logo search
AOM / Мельник А

7.13.3.1. Багатотактові пристрої ділення двійкових чисел з фіксованою комою

Як це вже було показано в розділі 4, існує два основних варіанти виконання операції ділення: з зсувом залишків вліво та з зсувом дільника. Для реалізації АОП перший варі­ант вигідніший, так як вимагає використання n-розрядного віднімача, тоді як другий ва­ріант вимагає використання 2п-розрядного віднімача. При цьому перший варіант може бути виконаний двома способами: з відновленням і без відновлення залишку. Схема ба-гатотактового пристрою ділення за алгоритмом з відновленням залишку, який працює відповідно до блок-схеми, наведеної на рис. 4.15, показана на рис. 7.34.

277

Перед початком виконання операції значення дільника Y та діленого X (через муль­типлексор МП1) записуються відповідно до регістрів PrR, та PrY. В кожному такті по­слідовно віднімається дільник від діленого і проводиться аналіз значення поточного залишку. Якщо після чергового віднімання залишок додатній, то відповідний розряд частки рівний одиниці. Через мультиплексор МП2 пропускається значення з виходу від­німана, тобто залишок, після чого він зсувається на один розряд вліво і процес повто­рюється. При від'ємному залишку розряд частки рівний нулю. В цьому випадку вико­нується коригуюче збільшення дільника до поточного залишку (відновлення залишку), що здійснюється шляхом пропуску через мультиплексор МП значення з регістра PrR, після чого він зсувається на один розряд вліво і процес повторюється. В кожному такті визначається один розряд частки, який записується в старший розряд регістру PrQ. на місце зсунутого розряду. Після виконання п тактів в регістрі PrQі будe знаходитись n-розрядна частка від ділення діленого на дільник.

Досить подібною до описаної є схема багатотактового пристрою ділення без віднов­лення залишку, представлена на рис. 7.35.

Як і в попередньо розглянутому пристрої, перед початком виконання операції зна­чення дільника Y та діленого X записуються відповідно до регістрів PrY та PrRі. В кож­ному такті залежно від значення розряду частки, отриманого на попередньому такті, через мультиплексор МП на суматор CM проходить прямий або інверсний код дільника, і тим самим дільник додається або віднімається від діленого. Якщо після чергової опе­рації додавання або віднімання залишок додатній, то відповідний розряд частки рівний одиниці, при від'ємному залишку розряд частки рівний нулю. Після виконання операції значення з виходу суматора зсувається на один розряд вліво і процес повторюється. В кожному такті визначається один розряд частки, який записується в старший розряд регістру PrQ. на місце зсунутого розряду. Після виконання п тактів в регістра PrQі буде знаходитись n-розрядна частка від ділення діленого на дільник.

В обох розглянутих пристроях час виконання ділення дорівнює Тд = n (tМП + tCM + tPr ), де складові суми є затримками в мультиплексорі, суматорі та регістрі відповідно.

Потрібно відзначити, що досить близькими до розглянутих алгоритмів і пристроїв ділення є алгоритми і пристрої добування квадратного кореня.

272