logo
AOM / Мельник А

9. 1 0. Література до розділу 9

  1. Искусственный интеллект: В 3-х книгах. Кн. 3. Программные и аппаратные средства: Спра-вочник / Под ред. В Н. Захарова, В Ф. Хорошевского. - М.: Радио и связь, 1990. - 191 с

  2. Каган Б М. Электронные вычислительные машины и системы. - М: Энергия, 1979.- 528 с

  3. Каган Б М., Каневский М М. Цифровые вычислительные машины и системи. - М.: Энер­гия, 1974. - 680 с

  4. Мельник А О. Програмовані процесори обробки сигналів. - Львів: Видавництво Націо­нального університету "Львівська політехніка", 2000. - 55 с

  5. Угрюмов Е П. Цифровая схемотехника. - СГІб.: БХВ - Санкт-Петерберг, 2000. - 528 с

  6. Мельник А О. Принципи побудови буферної сортувальної пам'яті. Вісник Державного уні­верситету "Львівська політехніка" "Комп ютерна інженерія та інформаційні технології", N 307, 1996. - С. 65-71.

354

  1. Б Н Малиновский и др. Справочник по цифровой вычислительной технике. - К Техніка, 1980. - 320 с

  2. Шигин А Г., Дерюгин А А. Цифровые внчислительные машины (память ЦВМ). - М.: Энер-гия, 1975. - 536 с

  3. D. Patterson, J. Hennessy. Computer Architecture. A Quantitative Approach. Morgan Kaufmann Publishers, Inc. 1996.

  1. Patterson, D. A., & Hennessy, J. L. Computer Organization and Design, The Hardware/Software Interface, 2nd ed , San Mateo, CA: Morgan Kaufmann, 1997.

  2. Метлицкий Б А., Каверзнев В В. Системи параллельной памяти. Теория, проектирование, применение. Под ред. В И. Тихонова. - Л., 1989.

  3. David J. Kuck. The Structure of Computers and Computations. John Wiley & Sons, Pittsburgh, Pennsylvania, 1978.

  4. S.Y. Kung, VLSI Array Processors, Prentice Hall, 1988.

  5. Marcio Merino Fernandes, Josep Llosa, Nigel Topham. Using Queues for Register File Organiz­ation in VLIW Architectures. Technical Report ECS-CSG 29-97, Dept of Computer Science, University of Edinburgh, 1997.

  6. Henk Corporaal, Microprocessor Architectures: From VLIW to TTA, John Wiley & Sons, Inc., New York, NY, 1997.

  7. Greg Blank and Steve Krueger. SuperSPARC: A fully integrated superscalar processor. In Hot Chips III. A Symposium on High-Performance Chips, IEEE, August 1991.

  8. CEVA: CEVA-X1620 Datasheet. CEVA, 2005.

  9. Texas Instruments: TMS320C64x Technical Overview. 2005. - www.ti.com

  10. S. Rixner, W. Dally, B. Khailany, P. Mattson, U. Kapasi. Register organization for media processing. International Symposium on High Performance Computer Architecture (HPCA), pp. 375-386, 2000.

  11. Balasubramonian, R., Dwarkadas, S., Albonesi, D. Reducing the Complexity of the Register File in Dynamic Superscalar Processor. In Proceedings of the 34th International Symposium on Microarchi­tecture, December 2001.

  12. R. M. Russell. The CRAY-1 computer system. Communications oftheACM,21(l):63-72, Jan. 1978.

  13. R. Ravindran, R. Senger, E. Marsman, G Dasika, M. Guthaus, S. Ma Alice, and R. Brown. Incr­easing the Number of Effective Registers In a Low-Power Processor Using a Windowed Register File. Proc. 2003

  14. David L. Weaver and Tom Germond. The SPARC Architecture Manual, Version9. Sparc Interna­tional and PTR Prentice Hall, Englewood Cliffs, NJ, 1994.

  15. Мельник А О. Спеціалізовані системи реального часу: конспект лекцій. - Львів: навч ви­дання, 1996. - 53 с.

  16. Мельник А О., Сало А М. Методика проектування паралельного процесора на основі пам'яті з детермінованою вибіркою // Вісник НУ "Львівська політехніка". - № 546, 2005. - С. 96-101.

  17. Мельник А О., Сало А М. Регістровий файл.// Вісник НУ "Львівська політехніка", 2007. -С. 96-101.

  18. Rolf Hakenes. A novel low-power microprocessor architecture, www.lccd-conference. org/proc-eedlnss/2000/08010 141.pdf

  19. Gregory W. A Comparison of Circuits for On-Chip Programmable Crossbar Switches // 10th NASA Symposium on VLSI Design, Albuquerque, NM, March 20-21, 2002.

  1. www.xilinx.com

  2. Patterson, Gibson, Katz. A Case for Redundant Arrays of Inexpensive Disks (RAID).

355