logo
AOM / Мельник А

9.5. Оперативний запам'ятовуючий пристрій

Основна пам'ять будується на основі інтегральних мікросхем. Мікросхеми пам'яті організовані у вигляді матриці комірок, кожна з яких має п запам'ятовуючих елементів, де п - розрядність комірки, і має свою адресу. Кожен запам'ятовуючий елемент здатний

332

зберігати один біт інформації, оскільки він має два стабільні стани, які представляють двійкові значення 0 i l. При запису інформації запам'ятовуючий елемент встановлюєть­ся в один із двох можливих станів. Для визначення поточного стану запам'ятовуючого елемента його вміст має бути зчитаний.

В мікросхемах пам'яті реалізується координатний принцип адресації комірок, згідно з яким комірка із заданим номером лежить на перетині відповідних вертикальної та го­ризонтальної ліній. Запам'ятовуючі елементи, об'єднані загальним горизонтальним про­відником, прийнято називати рядком. Запам'ятовуючі елементи, підключені до загального вертикального провідника, називають стовпцем. Кожній горизонтальній лінії відповідає один з кодів адреси рядка, а кожній вертикальній лінії відповідає один з кодів адреси стовп­ця. На рис. 9.27 приведено приклад матриці, яка складається з 64-х комірок пам'яті з коор­динатним принципом адресації. Три молодших розряди адреси (А2, А1, А0 ) вказують адресу рядка, а три старших розряди адреси (А5 , А4 , А3) вказують адресу стовпця. Так, комірка 27 лежить на перетині горизонтальної лінії з кодом. 011 та вертикальної лінії з кодом 011.

Адреса комірки, що поступає по шині адреси в мікросхему пам'яті, пропускається через логіку вибору, де вона розділяється на дві складові: адресу рядка і адресу стовпця. Адреси рядка і стовпця запам'ятовуються відповідно в регістрі адреси рядка і регістрі адреси стовпця мікросхеми (рис. 9.28). Для зменшення числа контактів мікросхеми адреси рядка і стовпця в більшості мікросхем подаються в мікросхему через одні і ті ж контакти послідовно в часі (мультиплексуються). Кожен регістр з'єднаний зі своїм дешифратором. Виходи дешифраторів утворюють систему горизонтальних і вертикальних провідників, до яких підключені матриці комірок пам'яті, при цьому кожна комірка пам'яті розташо­вана на перетині одного горизонтального й одного вертикального провідників.

Крім адресних вертикальних провідників у мікросхемі повинна бути така ж кіль­кість інформаційних провідників, по яких передаватиметься інформація, яка зчитується та записується до пам'яті. Сукупність запам'ятовуючих елементів і логічних схем, пов'я­заних із вибором рядків і стовпців, називають ядром мікросхеми пам'яті (рис. 9.28).

333

Крім ядра, в мікросхемі є ще інтерфейсна логіка, що забезпечує взаємодію ядра із зо­внішнім світом. У її завдання, зокрема, входить проведення комутації потрібного стовп­ця на вихід при читанні і на вхід при записі (рис. 9.29), яка здійснюється через вихідні ключі, що керуються логічними схемами запису і зчитування. При цьому логічні схеми запису і зчитування (логіка запису та логіка зчитування), а також логіка керування, яка задає режими роботи пам'яті, працюють на основі аналізу зовнішніх сигналів керування пам'яттю /RAS, /СЕ, /CS, /WE, /CAS.

Для синхронізації процесів фіксації й обробки адресної інформації всередині мікро­схеми адреса рядка (RA)супроводжується сигналом RAS(RowAddressStrobe- строб рядка), а адреса стовпця (СА) - сигналом CAS(ColumnAddressStrobe- строб стовпця). Щоб стробування було надійним, ці сигнали подаються із затримкою, достатньою для завершення перехідних процесів на шині адреси та в адресних лініях мікросхеми.

Сигнал вибору мікросхеми CS(ChipSelect)дозволяє роботу мікросхеми і викорис­товується для вибору певної мікросхеми в системах пам'яті, що складаються з декількох мікросхем.

Сигнал WE(WriteEnable- дозвіл запису) визначає вид виконуваної операції (зчиту­вання або запис).

334

На фізичну організацію ядра, як матрицю однорозрядних запам'ятовуючих елемен­тів, накладається логічна організація пам'яті, під якою розуміється розрядність мікро­схеми, тобто кількість ліній введення-виведення. Розрядність мікросхеми визначає кількість запам'ятовуючих елементів, що мають одну і ту ж адресу (таку сукупність за­пам'ятовуючих елементів називають коміркою), тобто кожен стовпець містить стільки розрядів, скільки є ліній введення-виведення даних.

Для прискорення роботи пам'яті на її інформаційному вході зазвичай встановлю­ються вхідний та вихідний регістри даних (на рис. 9.29 не показані). Записувана інфор­мація, що поступає по шині даних, спочатку заноситься у вхідний регістр даних, а потім у вибрану комірку. При виконанні операції зчитування інформація з комірки до її видачі на шину даних буферизируєтся у вихідному регістрі даних. На весь час, поки мікросхема пам'яті не використовує шину даних, інформаційні виходи мікросхеми переводяться в третій (високоімпедансний) стан. Керування перемиканням в третій стан забезпечуєть­ся сигналом ОЕ (Output Enable - дозвіл видачі вихідних сигналів). Цей сигнал активізу­ється при виконанні операції зчитування.

Для більшості перерахованих вище сигналів керування активним зазвичай вважа­ється їх низький рівень, що і показано на рис. 9.29.

Керування операціями з основною пам'яттю здійснюється контролером пам'яті (рис. 9.21). Зазвичай цей контролер входить до складу центрального процесора або реалізуєть­ся у вигляді зовнішнього по відношенню до пам'яті пристрою. В останніх типах мікро­схем пам'яті частина функцій контролера покладається на мікросхему пам'яті. Хоча ро­бота мікросхеми пам'яті може бути організована як по синхронній, так і по асинхронній схемі, контролер пам'яті є синхронним пристроєм, тобто він спрацьовує виключно по тактових імпульсах. З цієї причини операції з пам'яттю прийнято описувати з прив'яз­кою до тактів. У загальному випадку на кожну таку операцію потрібно як мінімум п'ять тактів, які використовуються у наступній послідовності:

Даний перелік враховує далеко не всі необхідні дії, наприклад, регенерацію вмісту пам'яті в динамічних ОЗП.