logo
AOM / Мельник А

8.2.4. Пристрій керування на основі синхронних елементів часової затримки

Пристрій керування на основі синхронних елементів часової затримки будується з блок-схеми, яка вказує порядок формування послідовності сигналів керування. Струк­тура таким чином побудованого пристрою керування по суті повторює структуру блок-схеми, тобто схема пристрою керування відображає послідовність формування сигналів керування. В основу методу побудови пристрою керування вказаного типу покладено те, що формування набору керуючих сигналів в послідовні моменти часу можна здій­снити шляхом здійснення 'їх часової затримки. Тобто, маючи сигнал Сів момент часу tl,шляхом його затримки на один такт, можна сформувати сигнал С2 в момент часу і2 і т. д. В доволі спрощеному вигляді правила побудови пристрою керування на основі блок-схеми є наступними:

  1. Кожні дві послідовно з'єднані мікрооперацїї замінюються одним елементом за­тримки, як це показано на рис. 8.12а. В якості елемента затримки може бути використа­ний тригер типу D,який керується спільним тактовим сигналом. Мікронакази подають­ся на вхід керування відповідного вузла комп'ютера прямо з входу та виходу елемента затримки.

  2. Лінії зв'язків блок-схеми, які об'єднуються в одну лінію, перетворюються в к-вхо-дову логічну схему АБО, де к - кількість ліній, як це показано на рис. 8.12b.

  3. Умовна вершина, яка відображає умовний перехід в потоці керуючих сигналів, ре­алізується двома логічними елементами І, як це показано на рис. 8.12с. Фактично ця вер­шина є однорозрядним демультиплексором, який керується сигналом х.

295

На рис. 8.13а показано фрагмент типової блок-схеми, що задає сигнали керування, які потрібно сформувати в послідовних тактах, а на рис .8.13b показано відповідний їй фрагмент схеми пристрою керування, отриманий за вище описаними правилами.

Не дивлячись на простоту описаного методу проектування пристрою керування на основі синхронних елементів затримки, цей метод має той недолік, що число потрібних схем затримки приблизно рівне числу станів п, тоді як в раніше розглянутому методі таблиць станів кількість елементів пам'яті, які виступають в даному випадку в ролі еле­ментів затримки, рівна log7n. Крім того, тут існує проблема синхронізації багатьох роз­поділених елементів затримки.